A clock signal on this pin determin

A clock signal on this pin determines the input/output rate of the data for the SDI/SDO pins
respectively. This input is a Schmitt trigger to allow for slow rise time signals. The SCLK pin
will recognize clocks only when CS is low.

Kết quả (Việt) 1:

Một tín hiệu đồng hồ trên pin này sẽ xác định tỷ lệ đầu vào/đầu ra của dữ liệu cho các chân SDI/SBẠNtương ứng. Đầu vào này là một kích hoạt Schmitt cho phép tăng chậm thời gian tín hiệu. SCLK pinsẽ nhận biết đồng hồ chỉ khi CS là thấp.

Kết quả (Việt) 2:

Một tín hiệu đồng hồ trên pin này xác định tỷ lệ đầu vào / đầu ra của dữ liệu cho các chân SDI / SDO
tương ứng. Đầu vào này là một kích hoạt Schmitt để cho phép các tín hiệu thời gian tăng chậm. Các pin SCLK
sẽ nhận ra đồng hồ chỉ khi CS là thấp.