6. This completes the interrupt cyc

6. This completes the interrupt cycle. In the AEOI mode the ISR bit is reset at the end of the second INTA pulse. Otherwise, the ISR bit remains set until an appropriate EOI command is issued at the end of the interrupt subroutine.

Kết quả (Việt) 1:

6. điều này hoàn thành chu kỳ ngắt. Trong chế độ AEOI ISR bit được đặt lại lúc kết thúc của nhịp tim INTA thứ hai. Nếu không, ISR chút vẫn còn thiết lập cho đến khi một lệnh EOI thích hợp được phát hành vào cuối chương trình con gián đoạn.

Kết quả (Việt) 2:

6. Điều này hoàn thành chu kỳ gián đoạn. Trong chế độ AEOI bit ISR được thiết lập lại vào cuối của INTA xung thứ hai. Nếu không, các bit ISR mà vẫn còn cho đến khi một lệnh thích hợp EOI được ban hành vào cuối của chương trình con ngắt.