The entries under the four pipeline

The entries under the four pipeline stages indicate the clock cycle at which each instruction
begins each phase. In this program, the second ADD instruction (instruction 3) depends
on the LOAD instruction (instruction 1) for one of its operands, r6. Because the
LOAD instruction takes five clock cycles, and the issue logic encounters the dependent
ADD instruction after two clocks, the issue logic must delay the ADD instruction for
three clock cycles.With an out-of-order capability, the processor can stall instruction 3 at
clock cycle 4, and then move on to issue the following three independent instructions,
which enter execution at clocks 6, 8, and 9.The LOAD finishes execution at clock 9, and
so the dependent ADD can be launched into execution on clock 10.
a. Complete the preceding table.
b. Redo the table assuming no out-of-order capability.What is the savings using the
capability?
c. Redo the table assuming a superscalar implementation that can handle two instructions
at a time at each stage.

Kết quả (Việt) 1:

Các mục theo các giai đoạn bốn đường ống cho biết chu kỳ đồng hồ lúc đó mỗi hướng dẫnbắt đầu mỗi giai đoạn. Trong chương trình này, các hướng dẫn ADD thứ hai (chỉ dẫn 3) phụ thuộctrên tải chỉ dẫn (hướng dẫn 1) đối với một trong các operands, r6. Bởi vì cácHướng dẫn tải mất năm chu kỳ đồng hồ, và logic vấn đề gặp phải phụ thuộc vàoHướng dẫn ADD sau khi hai đồng hồ, logic vấn đề phải trì hoãn hướng dẫn ADDba đồng hồ chu kỳ. Với một khả năng ra thứ tự, bộ vi xử lý có thể ngừng giảng dạy 3 tạiđồng hồ chu kỳ 4, và sau đó chuyển sang vấn đề sau ba hướng dẫn độc lập,mà nhập thực hiện tại đồng hồ 6, 8, và 9 The tải kết thúc thực hiện đồng hồ 9, vàVì vậy, quý khách có thể phóng thêm phụ thuộc vào thực hiện trên đồng hồ 10.a. hoàn thành bảng trước.b. làm lại bảng giả sử không có khả năng ra thứ tự. Điều gì tiết kiệm bằng cách sử dụng cáckhả năng?c. làm lại bảng giả định thực hiện một superscalar có thể xử lý hai hướng dẫntại một thời gian ở từng giai đoạn.

Kết quả (Việt) 2:

Các mục dưới bốn giai đoạn đường ống chỉ ra chu kỳ đồng hồ mà mỗi lệnh
bắt đầu mỗi giai đoạn. Trong chương trình này, các hướng dẫn Thanh thứ hai (chỉ dẫn 3) phụ thuộc
vào hướng dẫn TẢI (hướng dẫn 1) cho một toán hạng của nó, r6. Bởi vì các
hướng dẫn TẢI cần năm chu kỳ đồng hồ, và logic vấn đề gặp phải sự phụ thuộc
hướng dẫn Thanh sau khi hai đồng hồ, logic vấn đề phải trì hoãn việc hướng dẫn Thanh cho
ba đồng hồ cycles.With một khả năng out-of-trật tự, bộ vi xử lý có thể stall hướng dẫn 3 ở
chu kỳ đồng hồ 4, và sau đó chuyển sang phát hành sau ba hướng dẫn độc lập,
trong đó nhập thực hiện tại đồng hồ 6, 8, và 9.The TẢI kết thúc thực hiện tại đồng hồ 9, và
do đó, các Thanh phụ thuộc có thể được tung ra vào thực hiện trên đồng hồ 10 .
a. Hoàn thành bảng trước.
B. Làm lại bảng giả sử không có out-of-order capability.What là tiết kiệm bằng cách sử dụng
khả năng?
C. Làm lại bảng giả định một thực superscalar có thể xử lý hai hướng dẫn
tại một thời điểm ở từng giai đoạn.