Pentium III's SSE implementationSlo

Pentium III's SSE implementation
Slot 1 Pentium III CPU mounted on a motherboard

Since Katmai was built in the same 0.25 µm process as Pentium II "Deschutes", it had to implement SSE using as little silicon as possible. To achieve this goal, Intel implemented the 128-bit architecture by double-cycling the existing 64-bit data paths and by merging the SIMD-FP multiplier unit with the x87 scalar FPU multiplier into a single unit. To utilize the existing 64-bit data paths, Katmai issues each SIMD-FP instruction as two μops. To compensate partially for implementing only half of SSE’s architectural width, Katmai implements the SIMD-FP adder as a separate unit on the second dispatch port. This organization allows one half of a SIMD multiply and one half of an independent SIMD add to be issued together bringing the peak throughput back to four floating point operations per cycle — at least for code with an even distribution of multiplies and adds.[12]

The issue was that Katmai’s hardware-implementation contradicted the parallelism model implied by the SSE instruction-set. Programmers faced a code-scheduling dilemma: Should the SSE-code be tuned for Katmai's limited execution resources, or should it be tuned for a future processor with more resources? Katmai-specific SSE optimizations yielded the best possible performance from the Pentium III family but was suboptimal for later Intel processors, such as the Pentium 4 and Core.

Kết quả (Việt) 1:

Pentium III SSE thực hiệnKhe cắm 1 Pentium III CPU gắn trên một bo mạch chủKể từ khi Katmai được xây dựng trong quá trình μm 0,25 tương tự như Pentium II "Deschutes", nó đã thực hiện SSE sử dụng là silicon ít nhất có thể. Để đạt được mục tiêu này, Intel thực hiện kiến trúc 128-bit bởi đôi-chạy xe đạp đường dẫn 64-bit dữ liệu sẵn có và kết hợp các đơn vị hệ số SIMD-FP với x 87 hệ số FPU vô hướng vào một đơn vị. Để sử dụng đường dẫn 64-bit dữ liệu sẵn có, Katmai vấn đề mỗi hướng dẫn SIMD-FP là hai μops. Để bù lại một phần cho việc thực hiện chỉ là một nửa chiều rộng kiến trúc của SSE, Katmai thực hiện adder SIMD-FP như một đơn vị riêng biệt trên cổng công văn thứ hai. Tổ chức này cho phép một một nửa một SIMD nhân và một nửa của một SIMD độc lập thêm để được phát hành cùng nhau đưa thông lượng cao điểm quay lại bốn nổi điểm hoạt động cho mỗi chu kỳ — lúc ít nhất cho mã với một phân phối thậm chí sẽ nhân và cho biết thêm. [12]Vấn đề là Katmai của phần cứng-thực hiện trái ngược với các mô hình xử lý song song ngụ ý bởi tập lệnh SSE. Lập trình viên phải đối mặt với một mã lập kế hoạch tiến thoái lưỡng nan: nên SSE-mã được điều chỉnh cho các nguồn lực hạn chế thực hiện của Katmai, hoặc nó nên được điều chỉnh cho một bộ xử lý trong tương lai với nguồn lực nhiều hơn? Tối ưu hóa SSE dành riêng cho Katmai mang lại hiệu suất tốt nhất có thể từ gia đình Pentium III nhưng được suboptimal cho sau này bộ xử lý Intel, chẳng hạn như Pentium 4 và cốt lõi.

Kết quả (Việt) 2:

SSE thực hiện Pentium III của
Slot 1 Pentium III CPU gắn trên một bo mạch chủ Từ Katmai được xây dựng trong cùng một quá trình 0,25 micron như Pentium II "Deschutes", nó đã phải thực hiện SSE dùng rất ít silicon càng tốt. Để đạt được mục tiêu này, Intel thực hiện các kiến trúc 128-bit bằng cách double-đi xe đạp dữ liệu 64-bit đường dẫn hiện tại và bằng cách sáp nhập các đơn vị nhân SIMD-FP với x87 vô hướng FPU nhân vào một đơn vị duy nhất. Để sử dụng các dữ liệu 64-bit con đường hiện có, Katmai hành mỗi lệnh SIMD-FP là hai μops. Để bù đắp một phần cho việc thực hiện chỉ một nửa chiều rộng kiến trúc của SSE, Katmai thực hiện các bộ cộng SIMD-FP là một đơn vị riêng biệt trên cổng công văn thứ hai. Tổ chức này cho phép một nửa của một SIMD nhân và một nửa của một SIMD độc lập thêm được ban hành kèm đưa thông cao điểm lại bốn hoạt động điểm nổi một chu kỳ -. Ít nhất là cho mã với một phân bố nhân lên và thêm [12] Vấn đề là phần cứng thực hiện Katmai của mâu thuẫn với các mô hình song song ngụ ý của SSE instruction-set. Các lập trình viên phải đối mặt với một tình thế khó xử mã lịch: SSE-mã nên được điều chỉnh cho nguồn thực thi hạn chế Katmai, hoặc nên nó được điều chỉnh cho một bộ xử lý tương lai với nhiều nguồn tài nguyên? Tối ưu hóa SSE Katmai cụ thể mang lại hiệu quả tốt nhất có thể từ các gia đình Pentium III nhưng chưa tối ưu cho sau này xử lý Intel, chẳng hạn như Pentium 4 và Core.