When a new byte is written to UART0

When a new byte is written to UART0_DR_R , it is put into the transmit FIFO. Byte by
byte, the UAR T gets data from the FIFO and loads them into the 10-bit transmit shift
register . The 10-bit shift register includes a start bit, 8 data bits, and 1 stop bit. Then, the
frame is shifted out one bit at a time at a rate specified by the baud rate register . If there
are already data in the FIFO or in theshift register when the UART0_DR_R is written,
the new frame will wait until the previous frames have been transmitted, before it too is
transmitted. The FIFO guarantees the data are transmitted in the order they were written.
The serial port hardware is actually controlled by a clock that is 16 times faster than the
baud rate, referred to in the datasheet as Baud16. When the data are being shifted out, the
digital hardware in the UAR T counts 16 times in between changes to the U0Tx output
line.
The software can actually write 16bytes to the UART0_DR_R , and the hardware will
send them all one at a time in the proper order . This FIFO reduces the software response
time requirements of the operating system to service the serial port hardware.
Unfortunately , it does complicate the hardware/software timing. At 9600 bits/sec, it takes
1.04 ms to send a frame. Therefore, there will be a delay ranging from 1.04 and 16.7 ms
between writing to the data register and the completion of the data transmission. This
delay depends on how much data are already in the FIFOat the time the software writes
to UART0_DR_R .

Kết quả (Việt) 1:

Khi một byte mới được viết để UART0_DR_R, nó được đưa vào truyền FIFO. Byte bởibyte, UAR T lấy dữ liệu từ FIFO và tải chúng vào sự thay đổi 10-bit truyềnĐăng ký. Đăng ký 10-bit thay đổi bao gồm một chút bắt đầu, dữ liệu 8 bit, và dừng lại 1 chút. Sau đó, cáckhung được chuyển ra một chút tại một thời điểm được chỉ định bởi đăng ký tỷ lệ tốc độ. Nếu cóđã có dữ liệu trong FIFO hoặc trong theshift đăng ký khi UART0_DR_R được viết,khung mới sẽ chờ đợi cho đến khi các khung hình trước đó đã được truyền đi, trước khi nó quá làtruyền. FIFO đảm bảo dữ liệu được truyền theo thứ tự chúng được viết.Phần cứng cổng nối tiếp thực sự được điều khiển bởi một chiếc đồng hồ 16 lần nhanh hơn so với cáctốc độ baud, được gọi trong thông số kỹ thuật là Baud16. Khi dữ liệu đang được chuyển ra ngoài, cáckỹ thuật số phần cứng trong UAR T đếm 16 lần ở giữa các thay đổi để đầu ra U0Txdòng.Các phần mềm thực sự có thể viết 16bytes để UART0_DR_R, và phần cứng sẽgửi cho họ tất cả cùng một lúc theo thứ tự đúng. FIFO này làm giảm phản ứng phần mềmthời gian yêu cầu của hệ điều hành để phục vụ phần cứng cổng nối tiếp.Thật không may, nó phức tạp thời gian phần cứng/phần mềm. Tại 9600 bit/giây, nó mất1,04 ms để gửi một khung. Do đó, sẽ có một sự chậm trễ khác nhau, từ 1,04 và 16,7 msgiữa viết để đăng ký dữ liệu và hoàn thành việc truyền dữ liệu. Điều nàytrì hoãn phụ thuộc vào bao nhiêu dữ liệu đã FIFOat thời gian phần mềm viếtđể UART0_DR_R.