IV. IMPLEMENTATION AND VERIFICATION

IV. IMPLEMENTATION AND VERIFICATION

The FPGA modem design is being implemented on the Altera’s Cyclone III FPGA starter kit [19] and a Terasic ADC/DAC mezzanine card. The FPGA board master oscillator operates at 50 MHz. Each design block is built and validated separately. The experimental result of each of the individual blocks is obtained at the output of DAC in the THDB-ADA daughter board on Cyclone III starter Kit with HSMC interface and over a custom digitized USB interfaces.

A. Modulator Output
The result obtained from our BPSK modulator is shown in Figure 5. The modulator output is observed and measured using a Digital Oscilloscope. The figure clearly shows that the phase change in the output occurs when there is a change in the binary input data (0 to 1 or 1 to 0). In this example, the data rate and carrier frequency are set to the same value to produce a compact diagram.

Kết quả (Việt) 1:

IV. THỰC HIỆN VÀ XÁC MINHThiết kế modem FPGA đang được thực hiện trên của Altera Cyclone III FPGA starter kit [19] và một Terasic ADC/DAC lửng thẻ. Hội đồng quản trị FPGA tổng thể dao động hoạt động tại 50 MHz. Mỗi khối thiết kế xây dựng và xác nhận một cách riêng biệt. Kết quả thử nghiệm của mỗi người trong số các khối cá nhân thu được tại đầu ra của DAC trong hội đồng quản trị con gái THDB-ADA trên Cyclone III starter Kit với HSMC giao diện và hơn tùy chỉnh một số hóa giao diện USB.A. modulator đầu raKết quả thu được từ bộ điều biến BPSK của chúng tôi hiển thị trong hình 5. Đầu ra bộ điều biến là quan sát và đo bằng cách sử dụng một Oscilloscope kỹ thuật số. Các con số cho thấy rõ ràng rằng sự thay đổi giai đoạn trong đầu ra xảy ra khi có một sự thay đổi trong dữ liệu đầu vào nhị phân (0-1 hoặc 1-0). Trong ví dụ này, tần số tỷ lệ và tàu sân bay dữ liệu được đặt cùng một giá trị để sản xuất một sơ đồ nhỏ gọn.

Kết quả (Việt) 2:

IV. THỰC HIỆN VÀ KIỂM TRA Các FPGA thiết kế modem đang được thực hiện trên FPGA Cyclone III khởi kit của Altera [19] và một thẻ lửng Terasic ADC / DAC. Hội đồng quản trị tổng thể FPGA dao động hoạt động ở 50 MHz. Mỗi khối thiết kế được xây dựng và xác nhận một cách riêng biệt. Các kết quả thực nghiệm của mỗi khối cá nhân thu được ở đầu ra của DAC trong hội đồng quản trị con gái THDB-ADA trên Cyclone III khởi Kit với giao diện HSMC và trên một số hóa tùy chỉnh giao diện USB. A. Modulator Output Các kết quả thu được từ BPSK modulator của chúng tôi được thể hiện trong hình 5. Sản lượng điều biến được quan sát và đo bằng cách sử dụng một Oscilloscope kỹ thuật số. Con số này cho thấy rõ ràng rằng sự thay đổi trong giai đoạn đầu ra xảy ra khi có một sự thay đổi trong các dữ liệu đầu vào nhị phân (0-1 hoặc 1-0). Trong ví dụ này, các dữ liệu tốc độ và tần số sóng mang được thiết lập để các giá trị như nhau để tạo ra một sơ đồ nhỏ gọn.