eDRAM memories, like all DRAM memor

eDRAM memories, like all DRAM memories, require periodic refreshing of the memory cells, which adds complexity. However, if the memory refresh controller is embedded along with the eDRAM memory, the remainder of the ASIC can treat the memory like a simple SRAM type such as in 1T-SRAM. It is also possible to use architectural techniques to mitigate the refresh overhead in eDRAM caches.[1]

Kết quả (Việt) 1:

những kỷ niệm eDRAM, giống như tất cả những kỷ niệm DRAM, yêu cầu định kỳ làm mới của các tế bào bộ nhớ, mà cho biết thêm phức tạp. Tuy nhiên, nếu bộ điều khiển bộ nhớ làm mới được nhúng vào cùng với bộ nhớ eDRAM, phần còn lại của ASIC có thể xử lý bộ nhớ như một loại SRAM đơn giản như 1T-SRAM. Nó cũng có thể sử dụng kiến trúc kỹ thuật để giảm thiểu việc làm tươi trên không trong lưu trữ eDRAM. [1]

Kết quả (Việt) 2:

kỷ niệm eDRAM, giống như tất cả những kỷ niệm DRAM, yêu cầu làm mới định kỳ của các tế bào bộ nhớ, mà thêm phức tạp. Tuy nhiên, nếu bộ điều khiển bộ nhớ làm mới được nhúng cùng với bộ nhớ eDRAM, phần còn lại của ASIC có thể xử lý bộ nhớ như một loại SRAM đơn giản như trong 1T-SRAM. Nó cũng có thể sử dụng các kỹ thuật kiến ​​trúc để giảm thiểu các chi phí làm mới trong cache eDRAM. [1]