The simple, multicore multiprocesso

The simple, multicore multiprocessor illustrated in Figure 5.35 represents a commonly
implemented symmetric shared-memory architecture. Each processor has
a single, private cache with coherence maintained using the snooping coherence
protocol of Figure 5.7. Each cache is direct-mapped, with four blocks each holding
two words. To simplify the illustration, the cache-address tag contains the full
address, and each word shows only two hex characters, with the least significant
word on the right. The coherence states are denoted M, S, and I (Modified,
Shared, and Invalid).

Kết quả (Việt) 1:

Đơn giản, đa lõi sự minh họa trong hình đại diện cho 5.35 a thườngtriển khai thực hiện kiến trúc bộ nhớ chia sẻ đối xứng. Mỗi bộ xử lý đãmột bộ nhớ cache đơn và tư nhân và sự gắn kết duy trì bằng cách sử dụng tính mạch lạc snoopinggiao thức hình 5.7. Mỗi bộ nhớ cache là ánh xạ trực tiếp, với bốn khối từng nắm giữhai từ. Để đơn giản hóa các minh hoạ, các địa chỉ bộ nhớ cache từ khóa chứa đầy đủđịa chỉ, và mỗi từ cho thấy chỉ có hai ký tự hex, với ít quan trọngtừ bên phải. Sự gắn kết kỳ là ký hiệu là M, S, và tôi (sửa đổi,Chia sẻ và không hợp lệ).

Kết quả (Việt) 2:

Đơn giản, đa lõi đa được minh họa trong Hình 5.35 thể hiện một thường
đối xứng kiến trúc chia sẻ bộ nhớ thực hiện. Mỗi bộ xử lý có
một bộ nhớ cache tin duy nhất với sự gắn kết duy trì bằng cách sử dụng sự gắn kết snooping
giao thức của Hình 5.7. Mỗi bộ nhớ cache là trực tiếp ánh xạ, với bốn khối từng nắm giữ
hai từ. Để đơn giản hóa các hình minh họa, thẻ nhớ cache-địa chỉ chứa đầy đủ
địa chỉ, và mỗi từ chỉ hiển thị hai ký tự hex, với trọng số thấp nhất
từ bên phải. Các trạng thái gắn kết là biểu thị là M, S, và tôi (thay đổi,
chia sẻ, và không hợp lệ).