In theory, reading only requires as

In theory, reading only requires asserting the word line WL and reading the SRAM cell state by a single access transistor and bit line, e.g. M6, BL. Nevertheless, bit lines are relatively long and have large parasitic capacitance. To speed up reading, a more complex process is used in practice: The read cycle is started by precharging both bit lines BL and BL, i.e., driving the bit lines to a threshold voltage (midrange voltage between logical 1 and 0) by an external module (not shown in the figures). Then asserting the word line WL enables both the access transistors M5 and M6, which causes the bit line BL voltage to either slightly drop (bottom NMOS transistor M3 is ON and top PMOS transistor M4 is off) or rise (top PMOS transistor M4 is on). It should be noted that if BL voltage rises, the BL voltage drops, and vice versa. Then the BL and BL lines will have a small voltage difference between them. A sense amplifier will sense which line has the higher voltage and thus determine whether there was 1 or 0 stored. The higher the sensitivity of the sense amplifier, the faster the read operation.

Kết quả (Việt) 1:

Trong lý thuyết, đọc chỉ cần khẳng định các dòng chữ WL và đọc SRAM di động nước bởi một truy cập transistor và chút dòng, ví dụ như M6, BL. Tuy nhiên, chút đường tương đối dài và có điện dung ký sinh trùng lớn. Để tăng tốc độ đọc, một quá trình phức tạp hơn được sử dụng trong thực hành: đọc chu kỳ được bắt đầu bằng precharging cả hai bit dòng BL và BL, tức là lái xe dòng bit đến một điện áp ngưỡng (tầm trung hiệu điện thế giữa hợp lý 1 và 0) bởi một mô-đun bên ngoài (không hiển thị trong các con số). Sau đó khẳng định dòng chữ WL cho phép truy cập bóng bán dẫn M5, M6, gây chút dòng BL ở cấp điện áp tới hơi thả (đáy NMOS transistor M3 là NGÀY và top PMOS transistor M4 là off) hoặc tăng (top PMOS transistor M4 là trên). Cần lưu ý rằng nếu BL điện áp tăng lên, điện áp BL giảm, và ngược lại. Sau đó BL và BL dòng sẽ có một sự khác biệt điện áp nhỏ giữa chúng. Một khuếch đại cảm giác sẽ cảm nhận những dòng này có điện áp cao hơn và do đó xác định cho dù đã có 1 hoặc 0 được lưu trữ. Các cao độ nhạy của khuếch đại cảm giác, nhanh hơn các hoạt động đọc.

Kết quả (Việt) 2:

Về lý thuyết, chỉ đọc đòi hỏi khẳng định dòng chữ WL và đọc trạng thái tế bào SRAM bởi một bóng bán dẫn truy cập duy nhất và dòng bit, ví dụ như M6, BL. Tuy nhiên, đường bit là tương đối dài và có điện dung ký sinh lớn. Để tăng tốc độ đọc, một quá trình phức tạp được sử dụng trong thực tiễn: chu kỳ đọc được bắt đầu bởi precharging cả đường bit BL và BL, tức là, lái xe đường bit đến một ngưỡng điện áp (điện áp tầm trung giữa logic 1 và 0) bởi một bên ngoài mô-đun (không hiển thị trong các con số). Sau đó, khẳng định những dòng chữ WL phép cả các bóng bán dẫn truy cập M5 và M6, mà nguyên nhân của dòng bit BL điện áp hoặc hơi thả (dưới NMOS transistor M3 là ON và đầu PMOS transistor M4 là tắt) hoặc tăng (trên transistor PMOS M4 trên ). Cần lưu ý rằng, nếu điện áp BL tăng, điện áp BL giọt, và ngược lại. Sau đó, BL và BL đường sẽ có một sự khác biệt điện áp nhỏ giữa chúng. Một bộ khuếch đại sẽ cảm nhận được dòng có điện áp cao hơn và do đó xác định xem đã có 1 hoặc 0 lưu trữ. Độ nhạy của bộ khuếch đại cảm giác, nhanh hơn các hoạt động đọc cao hơn.