This paper describes the architectu

This paper describes the architecture of a time-multiplexed FPGA. Eight configurations of the FPGA are stored in on-chip memory. This inactive on-chip memory is distributed around the chip, and accessible so that the entire configuration of the FPGA can be changed in a single cycle of the memory. The entire configuration of the FPGA can be loaded from this on-chip memory in 30 ns. Inactive memory is accessible as block RAM for applications. The FPGA is based on the Xilinx XC4000E FPGA, and includes extensions for dealing with state saving and forwarding and for increased routing demand due to time-multiplexing the hardware

Kết quả (Việt) 1:

Bài báo này mô tả kiến trúc của một FPGA multiplexed thời gian. Tám cấu hình của FPGA được lưu trữ trong bộ nhớ trên chip. Này không hoạt động trên chip bộ nhớ là phân phối xung quanh thành phố chip, và có thể truy cập để cấu hình toàn bộ của FPGA có thể thay đổi trong một chu kỳ duy nhất của bộ nhớ. Cấu hình toàn bộ của FPGA có thể được tải từ bộ nhớ trên chip này trong 30 ns. Bộ nhớ không hoạt động có thể truy cập như khối RAM cho các ứng dụng. FPGA dựa trên Xilinx XC4000E FPGA, và bao gồm phần mở rộng để đối phó với nhà nước tiết kiệm và chuyển tiếp và cho nhu cầu định tuyến tăng lên do thời gian ghép kênh phần cứng

Kết quả (Việt) 2:

Báo này mô tả kiến ​​trúc của một FPGA thời gian ghép. Tám cấu hình của FPGA được lưu trữ trong bộ nhớ on-chip. On-chip bộ nhớ hoạt động này được phân phối xung quanh chip, và có thể truy cập để toàn bộ cấu hình của FPGA có thể được thay đổi trong một chu trình đơn của bộ nhớ. Toàn bộ cấu hình của FPGA có thể được nạp từ này bộ nhớ on-chip trong 30 ns. Bộ nhớ không hoạt động có thể truy cập như khối bộ nhớ RAM cho các ứng dụng. FPGA dựa trên Xilinx XC4000E FPGA, và bao gồm các phần mở rộng để đối phó với tiết kiệm nhà nước và chuyển tiếp và tăng nhu cầu định tuyến do thời gian ghép phần cứng