Stop data transfer: A change in the

Stop data transfer: A change in the state of the data line, from LOW to HIGH, while the clock line is
HIGH, defines the STOP condition.
Data valid: The state of the data line represents valid data when, after a START condition, the data line
is stable for the duration of the HIGH period of the clock signal. The data on the line must be changed
during the LOW period of the clock signal. There is one clock pulse per bit of data.
Each data transfer is initiated with a START condition and terminated with a STOP condition. The
number of data bytes transferred between START and STOP conditions is not limited, and is determined
by the master device. The information is transferred byte-wise and each receiver acknowledges with a
ninth bit. Within the 2-wire bus specifications a regular mode (100 kHz clock rate) and a fast mode
(400 kHz clock rate) are defined. The DS1307 operates in the regular mode (100 kHz) only.

Kết quả (Việt) 1:

ngăn việc chuyển dữ liệu: một sự thay đổi trong trạng thái của các dòng dữ liệu, từ thấp đến cao, trong khi các dòng đồng hồ là
cao, xác định điều kiện dừng
dữ liệu hợp lệ:. trạng thái của các dòng dữ liệu đại diện cho dữ liệu hợp lệ khi, sau một khởi đầu điều kiện, các dòng dữ liệu
ổn định trong suốt thời gian của thời kỳ cao của tín hiệu đồng hồ. các dữ liệu trên đường phải được thay đổi
trong thời gian thấp của tín hiệu đồng hồ.có một xung đồng hồ cho mỗi bit dữ liệu.
mỗi truyền dữ liệu được bắt đầu với một điều kiện bắt đầu và kết thúc với một điều kiện dừng. số lượng
byte dữ liệu được truyền giữa bắt đầu và ngừng điều kiện là không giới hạn, và được xác định
bởi thiết bị chủ. các thông tin được truyền byte-khôn ngoan và mỗi người nhận thừa nhận với một chút chín
.trong thông số kỹ thuật xe buýt 2 dây một chế độ bình thường (100 tỷ đồng hồ kHz) và một chế độ nhanh chóng
(400 tỷ đồng hồ kHz) được xác định. các DS1307 hoạt động ở chế độ bình thường (100 kHz) mà thôi.

Kết quả (Việt) 2:

Ngừng truyền dữ liệu: một sự thay đổi trong bang dòng dữ liệu từ thấp đến cao, trong khi đồng hồ dòng là
cao, xác định tình trạng STOP.
dữ liệu hợp lệ: nhà nước của dòng dữ liệu đại diện cho dữ liệu hợp lệ khi, sau khi một điều kiện bắt đầu, các dòng dữ liệu
là ổn định trong suốt giai đoạn cao của các tín hiệu đồng hồ. Các dữ liệu trên dòng phải được thay đổi
trong giai đoạn thấp của tín hiệu đồng hồ. Có là một đồng hồ xung trên bit của dữ liệu.
mỗi chuyển dữ liệu bắt đầu với một điều kiện bắt đầu và kết thúc với một điều kiện dừng. Các
số byte dữ liệu được chuyển giao giữa bắt đầu và ngừng điều kiện là không giới hạn, và được xác định
bởi thiết bị tổng thể. Các thông tin được chuyển giao byte-wise và mỗi nhận thừa nhận với một
bit thứ chín. Trong các chi tiết kỹ thuật xe buýt 2 dây một chế độ thông thường (tốc độ đồng hồ 100 kHz) và một chế độ nhanh
(tốc độ đồng hồ 400 kHz) được xác định. DS1307 hoạt động thường xuyên chế (100 kHz) chỉ.