The first letter of SRAM stands for

The first letter of SRAM stands for static. The dynamic nature of the circuits in
DRAM requires data to be written back after being read—hence the difference
between the access time and the cycle time as well as the need to refresh. SRAMs
don’t need to refresh, so the access time is very close to the cycle time. SRAMs
typically use six transistors per bit to prevent the information from being disturbed when read. SRAM needs only minimal power to retain the charge in
standby mode.
In earlier times, most desktop and server systems used SRAM chips for their
primary, secondary, or tertiary caches; today, all three levels of caches are integrated onto the processor chip. Currently, the largest on-chip, third-level caches
are 12 MB, while the memory system for such a processor is likely to have 4 to

16 GB of DRAM. The access times for large, third-level, on-chip caches are typically two to four times that of a second-level cache, which is still three to five
times faster than accessing DRAM memory.

Kết quả (Việt) 1:

Chữ cái đầu tiên của SRAM là viết tắt của tĩnh. Bản chất năng động của các mạch trongDRAM đòi hỏi dữ liệu phải được ghi lại sau khi được đọc — do đó sự khác biệtgiữa thời gian truy cập và chu kỳ thời gian cũng như sự cần thiết phải làm mới. SRAMskhông cần phải làm mới, do đó, thời gian truy cập rất gần với thời gian chu kỳ. SRAMsthường sử dụng sáu transistor cho một chút để ngăn chặn các thông tin từ bị quấy rầy khi đọc. SRAM cần chỉ tối thiểu năng lượng để duy trì phíchế độ chờ.Trong thời gian trước đó, hầu hết các hệ thống máy tính để bàn và máy chủ sử dụng chip SRAM cho họtiểu học, Trung học hay đại học lưu trữ; hôm nay, tất cả ba cấp độ cache được tích hợp vào chip vi xử lý. Hiện nay, lớn nhất trên chip, cấp lưu trữcó 12 MB, trong khi hệ thống bộ nhớ cho một bộ xử lý có thể có 416 GB Dram. Các lần truy cập cho lớn, cấp 3, cache trên chip thường là 2-4 lần mà một bộ nhớ cache cấp, vẫn còn 3-5lần nhanh hơn so với truy cập vào bộ nhớ DRAM.

Kết quả (Việt) 2:

Bức thư đầu tiên của SRAM là viết tắt của tĩnh. Bản chất năng động của mạch trong
DRAM đòi hỏi dữ liệu được ghi lại sau khi được đọc vì sự khác biệt
giữa thời gian truy cập và thời gian chu kỳ cũng như sự cần thiết phải làm mới. SRAM
không cần phải làm mới, vì vậy thời gian truy cập là rất gần với thời gian chu kỳ. SRAM
thường sử dụng sáu transistor cho mỗi bit để ngăn chặn các thông tin từ bị quấy rầy khi đọc. SRAM cần sức mạnh duy nhất tối thiểu để giữ lại phí trong
chế độ chờ.
Trong thời gian trước đó, hầu hết các hệ thống máy tính để bàn và máy chủ sử dụng chip SRAM cho họ
tiểu học, trung học, hoặc cache đại học; ngày hôm nay, tất cả ba cấp độ của cache được tích hợp vào chip vi xử lý. Hiện nay, lớn nhất trên chip, cache cấp thứ ba
là 12 MB, trong khi hệ thống bộ nhớ cho một bộ xử lý đó có thể có 4 đến

16 GB của DRAM. Thời gian truy cập cho, cấp ba lớn, trên chip cache thường là 2-4 lần so với một bộ nhớ cache thứ cấp, mà vẫn còn 3-5
nhanh hơn truy cập vào bộ nhớ DRAM lần.