begin a new cycle. With this approa

begin a new cycle. With this approach, the accumulated relative jitter depends on the
noise generated inside the circuit and so the data rate of the generator is not constant.





















 






 



























Figure 5.2: TRNG of Bucci et al.
Discussion on the generator
The generator has been implemented in 0,12um CMOS standard cells from Infineon
Technologies. The authors claim that after about 20 complete periods, the relative jitter
is sufficient for a generation of a new bit. The generator necessitates a post-processing.
Since it uses a Von Neumann corrector, the output rate is irregular.
The generator employs very few hardware resources. The gated ring oscillators
enable to stop randomness generation in order to reduce the power consumption.
Because the generator is reset at the beginning of each cycle, it is stateless and so
absolutely inner testable. Although the authors does not propose a model, it seams that
regarding a relative simplicity of the generator a stochastic model could be developed.
Following the principle of a differential jitter accumulation, we can suppose that the
generator will be robust against attacks.
Because the generator employs only logic resources, it should be (at least theoretically)
implementable in FPGAs. However, it necessitates a manual intervention in
order to implement perfectly symmetrical cross-coupled oscillators. This symmetry is
very difficult or impossible to obtain in some FPGA families.
5.3 Generators using coherent sampling
The class of generators based on a coherent sampling uses two or more clock generators
having related output frequencies. Depending on the frequency ratio (or the phase
difference) and the method of randomness extraction, these generators can feature absolute
inner testability. The principle employed is so simple that it can be modeled
relatively easily.
Generator of Fischer and Drutarovsky
Principle
The basic principle behind the method proposed by Fischer and Drutarovsky in [FD02]
is to extract the randomness from the jitter of the clock signal synthesized in the embedded
analog phase-locked loop (PLL).
The jitter is detected by a sampling of a reference (clock) signal using a rationally
related (clock) signal synthesized in the on-chip analog PLL. The fundamental problem
32

Kết quả (Việt) 1:

bắt đầu một chu kỳ mới. Với cách tiếp cận này, tích lũy tương đối jitter phụ thuộc vào cáctiếng ồn được tạo ra bên trong các mạch điện và vì vậy tốc độ dữ liệu của các máy phát điện không liên tục.










 



 














Hình 5.2: TRNG của Bucci et al.Thảo luận về các máy phát điệnMáy phát điện đã được thực hiện trong 0, 12um CMOS tế bào tiêu chuẩn từ InfineonCông nghệ này. Các tác giả cho rằng sau khi thời gian hoàn thành khoảng 20, jitter tương đốilà đủ cho một thế hệ của một chút mới. Máy phát điện đòi một chế biến.Kể từ khi nó sử dụng một corrector Von Neumann, mức sản lượng là không thường xuyên.Máy phát điện sử dụng rất ít tài nguyên phần cứng. Máy dao động gated ringcho phép để ngăn chặn thế hệ ngẫu nhiên để giảm điện năng tiêu thụ.Bởi vì các máy phát điện thiết lập lại ở đầu mỗi chu kỳ, đó là quốc tịch và như vậyhoàn toàn bên trong testable. Mặc dù các tác giả không đề xuất một mô hình, nó seams màliên quan đến một đơn giản tương đối của các máy phát điện một mô hình ngẫu nhiên có thể được phát triển.Theo nguyên tắc một tích lũy jitter vi phân, chúng ta có thể giả sử rằng cácMáy phát điện sẽ mạnh mẽ chống lại các cuộc tấn công.Bởi vì các máy phát điện sử dụng nguồn lực chỉ logic, nó nên (ít nhất là lý thuyết)implementable trong FPGAs. Tuy nhiên, nó đòi hỏi sự can thiệp của hướng dẫn sử dụng, trongThứ tự thực hiện tạo dao động kết hợp chữ thập đối xứng hoàn hảo. Đối xứng này làrất khó hoặc không thể có được ở một số gia đình FPGA.5.3 máy phát điện sử dụng mạch lạc lấy mẫuSử dụng các lớp học của các máy phát điện dựa trên mẫu mạch lạc hai hay nhiều máy phát điện đồng hồcó liên quan đến tần số đầu ra. Tùy thuộc vào tỉ lệ tần số (hoặc giai đoạnsự khác biệt) và các phương pháp khai thác ngẫu nhiên, các máy phát điện có thể tính năng tuyệt đốibên trong testability. Nguyên tắc tuyển dụng là đơn giản như vậy mà nó có thể được mô hình hóatương đối dễ dàng.Máy phát điện của Fischer và DrutarovskyNguyên tắcNguyên tắc cơ bản đằng sau các phương pháp được đề xuất bởi Fischer và Drutarovsky tại [FD02]để trích xuất ngẫu nhiên từ jitter tín hiệu đồng hồ được tổng hợp ở các nhúngAnalog phase-locked loop (PLL).Jitter được phát hiện bởi một mẫu của một tài liệu tham khảo (đồng hồ) tín hiệu bằng cách sử dụng một hợp lýtín hiệu có liên quan (đồng hồ) được tổng hợp ở PLL analog trên chip. Vấn đề cơ bản32

Kết quả (Việt) 2:

bắt đầu một chu kỳ mới. Với phương pháp này, các jitter tương đối tích lũy phụ thuộc vào
tiếng ồn tạo ra bên trong các mạch và do đó tốc độ dữ liệu của máy phát là không đổi.
? ?
????????
??
???
?
?
????????
??
???
?
?? ????????
?
?
??????? ?????
????????
????
??? ?
?
?
??????
??
? ???????

?????????????????
?????????????
?
Hình 5.2:. Trng của Bucci et al
Thảo luận về máy phát điện
Các máy phát điện đã được thực hiện trong 0,12um CMOS tế bào tiêu chuẩn từ Infineon
Technologies. Các tác giả cho rằng sau khoảng 20 tiết hoàn chỉnh, các jitter tương đối
là đủ cho một thế hệ một chút mới. Các máy phát điện đòi hỏi phải xử lý sau.
Vì nó sử dụng một người sửa Von Neumann, tỷ lệ đầu ra là bất thường.
Các máy phát điện sử dụng rất ít tài nguyên phần cứng. Các dao động vòng gated
cho phép để ngăn chặn thế hệ ngẫu nhiên để giảm điện năng tiêu thụ.
Bởi vì các máy phát điện được đặt lại vào đầu của mỗi chu kỳ, nó là quốc tịch và do đó
hoàn toàn bên trong có thể kiểm chứng. Mặc dù các tác giả không đề xuất một mô hình, nó seams rằng
liên quan đến một sự đơn giản tương đối của các máy phát điện một mô hình ngẫu nhiên có thể được phát triển.
Theo nguyên tắc của một sự tích khác biệt jitter, chúng ta có thể giả sử rằng các
máy phát điện sẽ được mạnh mẽ chống lại các cuộc tấn công.
Bởi vì các máy phát điện sử dụng chỉ có nguồn tài nguyên logic, nó nên được (ít nhất là về mặt lý thuyết)
thực hiện được trong FPGA. Tuy nhiên, nó đòi hỏi một sự can thiệp thủ công
để thực hiện dao động cross-coupled hoàn toàn đối xứng. Đối xứng này là
rất khó hoặc không thể có được trong một số gia đình FPGA.
5.3 Máy phát điện sử dụng mạch lạc lấy mẫu
Các loại máy phát điện dựa trên một mẫu thống nhất sử dụng hai hoặc nhiều máy phát điện đồng hồ
có tần số đầu ra có liên quan. Tùy thuộc vào tỉ lệ tần số (hoặc các giai đoạn
khác nhau) và các phương pháp khai thác ngẫu nhiên, các máy phát điện có thể tính năng tuyệt đối
testability trong. Nguyên tắc làm việc đơn giản như vậy mà nó có thể được mô hình hóa
tương đối dễ dàng.
Generator của Fischer và Drutarovsky
Nguyên tắc
Các nguyên tắc cơ bản đằng sau những phương pháp Fischer và Drutarovsky đề xuất trong [FD02]
là để trích xuất ngẫu nhiên từ các jitter của tín hiệu đồng hồ tổng hợp trong nhúng
vòng khóa pha analog (PLL).
các jitter được phát hiện bởi một mẫu của một tín hiệu tham khảo (đồng hồ) sử dụng một cách hợp lý
có liên quan (đồng hồ) tín hiệu tổng hợp trong PLL tương tự trên chip. Các vấn đề cơ bản
32