Example 5.4 Common emitter amplifie

Example 5.4 Common emitter amplifier.
The circuit of Fig. 5.23 is a common emitter amplifier. If we look carefully at this circuit it lacks an emitter resistor. The purpose of this emitter is to make the amplifier insensitive to changes in the transistor fi [10].
We make a transient analysis on this circuit with a final time of 2 msec. The variables selected for display are Vinl and Vin2. We run the analysis with the Run button and observe the input and output waveforms in the oscilloscope window of Fig. 5.22. Observe the scales for the base-time and the voltage for both channels. Make sure the AC button beneath for both channels are pressed.There we see that the input and output peak to peak voltages are 19.981 mV and 2.299 V, respectively. The midband gain is then
2.299
Gain = — ———— = —115.06 .
0.19981
Now, we make a double click on the transistor. This opens the window of Fig. 5.23 and there we press the Edit Model button.Then, the model for the 2N2222A bipolar transistor is open showing the model as shown in Fig. 5.24. This model displays the parameters of the BJT repeated here from this last figure:
.MODEL Q2N2222A NPN IS =3.0611E-14 NF =1.00124 BF =220 IKF=0.52 + VAF=104 ISE=7.5E-15 NE =1.41 NR =1.005 BR =4 IKR=0.24
+ VAR=28 ISC=1.06525E-11 NC =1.3728 RB =0.13 RE =0.22
+ RC =0.12 CJC=9.12E-12 MJC=0.3508 VJC=0.4089
+ CJE=27.01E-12 TF =0.325E-9 TR =100E-9 .
For example, the parameter /3 is given by BF = 220 and the ohmic resistors associated with base, emitter, and collector are 0.13, 0.22, and 0.12, respectively. The companion book Advanced Circuit Simulation using Multisim Workbench shows how to edit the models for semiconductor devices.
5.4 JUNCTION FIELD EFFECT TRANSISTORS-JFET’S
Junction field effect transistors are found in the Transistors group and their models start with the letter J. JFETs are built with two reverse biased pn junctions. They are three terminal devices. Their


Postprocesso


Figure 5.19: Postprocessor window with Graph tab selected, (a) The variables for upper plot at Expres-sion space.


Postprocessor X!

Figure 5.19: Postprocessor window with Graph tab selected, (b) Variable for upper plot at Expressions space.



Figure 5.20: Plots of output variables in the Postprocessor window.
vcc



Figure 5.22: Oscilloscope window displaying input and output waveforms.



Figure 5.24: Model for the BJT 2N2222A.
terminals are called drain, source, and gate. Their characteristic curves can be plotted with a nested DC sweep analysis. Let us consider the circuit of Fig. 5.25, VDD is Source 1 and VGG is source 2 in the DC sweep. From the main menu select Simulate—>Analyses—>DC Sweep we obtain the dialog window of Fig. 5.26. We enter the data as shown there for the sources.
We now select the Output tab to get the window of Fig. 5.27. The output variable we wish to plot is the drain current ID which is not available in the output variables to plot. Instead, it is available the current through VDD as l(vdd).The desired current is given by ID = -l(vdd).Thus, we have to plot this current. To do this we click on the Add Expression button to obtain the window of Fig. 5.28. There we can form the desired output variable in the Expression space. We write (here -l(vdd), press the OK button and then when we return to the previous window we click on the Simulate button to obtain the curves shown in Fig. 5.29. These are the characteristic curves for a JFET. Note that the slope of the curves is less than that obtained for the BJT in Fig. 5.16.

Kết quả (Việt) 1:

Ví dụ 5.4 phổ biến emitter khuếch đại.Các mạch hình 5.23 là một khuếch đại emitter phổ biến. Nếu chúng ta xem xét cẩn thận tại mạch này, nó không có một điện trở emitter. Mục đích của emitter này là làm cho khuếch đại không nhạy cảm với những thay đổi trong bóng bán dẫn fi [10].Chúng tôi thực hiện một phân tích thoáng qua trên mạch này với thời điểm cuối cùng của 2 msec. Các biến được chọn để hiển thị là Vinl và Vin2. Chúng tôi chạy các phân tích với nút chạy và quan sát các đầu vào và đầu ra waveforms trong cửa sổ máy hiện sóng số hình 5,22. Quan sát quy mô cho thời gian cơ sở và điện áp cho cả hai kênh. Đảm bảo rằng AC nút bên dưới cho cả hai kênh được ép. Có chúng tôi thấy rằng các đầu vào và đầu ra điện áp cao điểm cao điểm là 19.981 mV và 2.299 V, tương ứng. Việc đạt được midband là sau đó2.299Đạt được = — — — — =-115.06.0.19981Bây giờ, chúng tôi thực hiện một nhấp đúp chuột vào bóng bán dẫn. Điều này sẽ mở cửa sổ hình 5.23 và có chúng tôi nhấn nút chỉnh sửa mô hình. Sau đó, các mô hình cho bóng bán dẫn lưỡng cực 2N2222A là mở đang hiện các mô hình như minh hoạ trong hình 5,24. Mô hình này sẽ hiển thị các thông số của BJT lặp đi lặp lại ở đây từ con số cuối này:. MÔ HÌNH Q2N2222A NPN = 3.0611E-14 NF = 1.00124 BF = 220 IKF = 0,52 + VAF = 104 ISE = 7.5E-15 NE = 1,41 NR = 1.005 BR = 4 IKR = 0,24+ VAR = 28 ISC = 1.06525E-11 NC = 1.3728 RB = 0,13 RE = 0,22+ RC = 0,12 CJC = 9.12E-12 MJC = 0.3508 VJC = 0.4089+ CJE = 27.01E-LỰC LƯỢNG ĐẶC NHIỆM 12 = 0.325E-9 TR = 100E-9.Ví dụ, các tham số /3 được đưa ra bởi BF = 220 và các ohmic điện trở kết hợp với cơ sở, phát và thu là 0,13, 0,22 và 0,12, tương ứng. Các bạn đồng hành cuốn sách nâng cao mô phỏng mạch bằng cách sử dụng bàn làm việc Multisim cho thấy làm thế nào để chỉnh sửa các mô hình cho thiết bị bán dẫn.5.4 GIAO LỘ LĨNH VỰC CÓ HIỆU LỰC BÓNG BÁN DẪN-JFET CỦAGiao lộ lĩnh vực có hiệu lực bóng bán dẫn được tìm thấy trong đội bóng bán dẫn và mô hình của họ bắt đầu bằng chữ J. JFETs được xây dựng với hai đảo ngược thành kiến pn nút. Họ là ba thiết bị đầu cuối. Của họ Postprocesso Con số 5.19: Postprocessor cửa sổ với đồ thị tab đã chọn, (a) các biến cho các âm mưu trên tại Expres-sion không gian. Postprocessor X! Con số 5.19: Postprocessor cửa sổ với đồ thị tab đã chọn, (b) biến cho các âm mưu trên tại biểu hiện không gian. Con số 5,20: Lô của biến đầu ra trong cửa sổ Postprocessor.VCC Con số 5,22: Oscilloscope cửa sổ hiển thị các đầu vào và đầu ra waveforms. Con số 5,24: Các mô hình cho BJT 2N2222A.thiết bị đầu cuối được gọi là cống, nguồn, và cổng. Của đường cong đặc trưng có thể được âm mưu với một phân tích quét DC lồng nhau. Hãy để chúng tôi xem xét các mạch hình 5,25, VDD là nguồn 1 và VGG là nguồn 2 ở các góc DC. Từ trình đơn chính chọn Simulate — > phân tích — > DC quét chúng tôi có được cửa sổ hộp thoại hình 5,26. Chúng tôi nhập dữ liệu như được hiển thị có cho các nguồn.Chúng tôi bây giờ chọn tab đầu ra để có được cửa sổ hình 5.27. Biến ra chúng tôi muốn âm mưu là cống hiện tại ID mà không có sẵn trong biến đầu ra lô. Thay vào đó, nó có sẵn dòng VDD như l(vdd). Hiện tại bạn muốn được đưa ra bởi ID = - l(vdd). Vì vậy, chúng ta phải nội dung này hiện tại. Để làm điều này, chúng tôi nhấn vào nút biểu hiện thêm để có được cửa sổ hình 5,28. Có, chúng tôi có thể tạo thành các biến đầu ra mong muốn trong không gian biểu hiện. Chúng tôi viết (ở đây - l(vdd), nhấn nút OK và sau đó khi chúng tôi quay trở lại cửa sổ trước đó chúng tôi nhấn vào nút Simulate để có được các đường cong Hiển thị trong hình 5,29. Đây là các đường cong đặc trưng cho một JFET. Lưu ý rằng độ dốc của các đường cong là ít hơn thu được cho BJT trong hình 5,16.

Kết quả (Việt) 2:

Ví dụ 5.4 Common khuếch đại phát.
Các mạch của hình. 5.23 là một bộ khuếch đại cực phát chung. Nếu chúng ta xem xét cẩn thận tại mạch này nó thiếu một điện trở emitter. Mục đích của việc phát này là làm cho các bộ khuếch đại không nhạy cảm với những thay đổi trong các transistor fi [10].
Chúng tôi thực hiện một phân tích thoáng qua trên mạch này với một thời gian cuối cùng của 2 msec. Các biến lựa chọn hiển thị đều Vinl và Vin2. Chúng tôi chạy các phân tích với các nút Run và quan sát dạng sóng đầu vào và đầu ra trong cửa sổ hiện sóng của hình. 5.22. Quan sát quy mô cho các cơ sở thời gian và điện áp cho cả hai kênh. Hãy chắc chắn rằng nút AC bên dưới cho cả hai kênh là pressed.There chúng ta thấy rằng các đầu vào và đầu ra cao điểm để điện áp cao điểm là 19,981 mV và 2,299 V, tương ứng. Việc đạt được midband là sau đó
2,299
Gain = -. ---- = -115,06
0,19981
Bây giờ, chúng tôi thực hiện một click đúp vào các bóng bán dẫn. Điều này sẽ mở ra cửa sổ của hình. 5,23 và ở đó chúng ta bấm Chỉnh sửa mẫu button.Then, mô hình cho các bóng bán dẫn lưỡng cực 2N2222A là mở cho thấy các mô hình như hình. 5.24. Mô hình này sẽ hiển thị các thông số của BJT lặp đi lặp lại ở đây từ con số cuối cùng này:
.MODEL Q2N2222A NPN IS = 3.0611E-14 NF = 1,00124 BF = 220 IKF = 0,52 + VAF = 104 ISE = 7.5E-15 NE = 1.41 NR = 1,005 BR = 4 IKR = 0.24
+ VAR = 28 ISC = 1.06525E-11 NC = 1,3728 RB = 0.13 RE = 0,22
+ RC = 0.12 CJC = 9.12E-12 MJC = 0,3508 = 0,4089 VJC
+ = 27.01E-12 TF CJE = 0.325E-9 TR = 100E-9.
Ví dụ, tham số / 3 được cho bởi BF = 220 và điện trở ohmic liên kết với cơ sở, emitter, và thu được 0.13, 0.22, và 0.12, tương ứng. Những cuốn sách đồng hành nâng cao Circuit Simulation sử dụng Multisim Workbench cho thấy làm thế nào để chỉnh sửa các mô hình cho các thiết bị bán dẫn.
5.4 JUNCTION FIELD EFFECT transistor JFET'S
hiệu ứng trường Junction bóng bán dẫn được tìm thấy trong các nhóm Transitor và mô hình của họ bắt đầu bằng chữ J. jfets được xây dựng với hai ngược lại các nút giao pn thiên vị. Họ là ba thiết bị đầu cuối. Họ Postprocesso Hình 5.19:. window Postprocessor với tab Biểu đồ được lựa chọn, (a) Các biến cho âm mưu trên ở không gian Expres-sion ! Postprocessor X Hình 5.19: Cửa sổ Postprocessor với Graph tab chọn, (b) Biến cho âm mưu trên ở Expressions không gian. Hình 5.20: Plots của các biến đầu ra trong Postprocessor cửa sổ. VCC Hình 5.22:. window Oscilloscope hiển thị đầu vào và đầu ra dạng sóng Hình 5.24:. Model cho các BJT 2N2222A thiết bị đầu cuối được gọi là cống, nguồn và cổng. Đường cong đặc trưng của họ có thể được vẽ với một lồng nhau phân tích quét DC. Chúng ta hãy xem xét các mạch của hình. 5,25, VDD là Source 1 và VGG là nguồn 2 trong sweep DC. Từ menu chính chọn Simulate-> Analyses-> DC Sweep chúng ta có được cửa sổ hộp thoại của hình. 5.26. Chúng tôi nhập các dữ liệu như hình có các nguồn vốn. Bây giờ chúng ta chọn tab Output để có được các cửa sổ của hình. 5.27. Các biến đầu ra chúng tôi muốn âm mưu là cống ID hiện tại mà không có sẵn trong các biến đầu ra âm mưu. Thay vào đó, nó có sẵn hiện nay thông qua VDD như l (VDD) .Công mong muốn hiện nay được cho bởi ID = -l (VDD) .Thus, chúng tôi có âm mưu hiện nay. Để làm điều này chúng ta click vào nút Add Biểu hiện để có được các cửa sổ của hình. 5.28. Ở đó chúng ta có thể hình thành các biến đầu ra mong muốn trong không gian biểu. Chúng tôi viết (ở đây -l (VDD), bấm nút OK và sau đó khi chúng tôi trở lại cửa sổ trước đó chúng ta click vào nút Simulate để có được những đường cong hình. 5.29. Đây là những đường cong đặc trưng cho một JFET. Lưu ý rằng độ dốc của đường cong là ít hơn so với thu được cho các BJT trong hình. 5.16.