4.23 Consider a cache with a line s

4.23 Consider a cache with a line size of 64 bytes. Assume that on average 30% of the lines in the cache are dirty. A word consists of 8 bytes.
a. Assume there is a 3% miss rate (0.97 hit ratio). Compute the amount of main
memory traffic, in terms of bytes per instruction for both write-through and write- back policies. Memory is read into cache one line at a time. However, for write back, a single word can be written from cache to main memory.
b. Repeat part a for a 5% rate.
c. Repeat part a for a 7% rate.
d. What conclusion can you draw from these results?
4.24 On the Motorola 68020 microprocessor, a cache access takes two clock cycles. Data access from main memory over the bus to the processor takes three clock cycles in the case of no wait state insertion; the data are delivered to the processor in parallel with delivery to the cache.
a. Calculate the effective length of a memory cycle given a hit ratio of 0.9 and a clocking rate of 16.67 MHz.
b. Repeat the calculations assuming insertion of two wait states of one cycle each per memory cycle. What conclusion can you draw from the results?
4.25 Assume a processor having a memory cycle time of 300 ns and an instruction process- ing rate of 1 MIPS. On average, each instruction requires one bus memory cycle for instruction fetch and one for the operand it involves.
a. Calculate the utilization of the bus by the processor.
b. Suppose the processor is equipped with an instruction cache and the associated hit ratio is 0.5. Determine the impact on bus utilization.
4.26 The performance of a single-level cache system for a read operation can be charac- terized by the following equation:

Kết quả (Việt) 1:

4.23 xem xét một bộ nhớ cache với kích thước đường 64 byte. Giả sử rằng trung bình 30% số dòng trong bộ nhớ cache là dơ bẩn. Một lời bao gồm 8 byte.a. Assume có là một Hoa hậu 3% tỷ lệ (tỷ lệ trúng 0,97). Tính toán số tiền chínhbộ nhớ lưu lượng truy cập, trong điều khoản của byte cho một hướng dẫn cho cả hai ghi-qua và ghi lại các chính sách. Bộ nhớ đọc vào bộ nhớ cache một dòng tại một thời điểm. Tuy nhiên, để ghi lại, một từ duy nhất có thể được viết từ bộ nhớ cache cho bộ nhớ chính.b. lặp lại một phần một cho một tỷ lệ 5%.c. lặp lại một phần một cho một tỷ lệ 7%.mất kết luận những gì bạn có thể rút ra từ những kết quả này?4,24 trên bộ vi xử lý Motorola 68020, truy cập bộ nhớ cache mất hai chu kỳ đồng hồ. Truy cập dữ liệu từ bộ nhớ chính trên xe buýt để xử lý mất ba chu kỳ đồng hồ trong trường hợp không có chờ đợi nhà nước chèn; dữ liệu được chuyển giao cho các bộ xử lý song song với giao cho bộ nhớ cache.a. tính chiều dài hiệu quả của một chu kỳ bộ nhớ cho một tỷ lệ trúng 0.9 và một tỷ lệ over-clocking 16.67 MHz.b. lặp lại các phép tính giả định chèn của hai trạng thái chờ đợi của một chu kỳ mỗi cho mỗi chu kỳ bộ nhớ. Kết luận điều gì bạn có thể rút ra từ kết quả?4.25 giả định một bộ xử lý có bộ nhớ một chu kỳ thời gian của 300 ns và một hướng dẫn quy trình-ing lệ 1 MIPS. Tính trung bình, mỗi hướng dẫn yêu cầu một xe bus bộ nhớ chu kỳ cho hướng dẫn tải và một cho operand nó liên quan đến.a. tính toán việc sử dụng xe buýt bằng bộ vi xử lý.b. cho rằng bộ vi xử lý được trang bị với một bộ nhớ cache chỉ dẫn và tỉ lệ nhấn liên kết là 0,5. Xác định các tác động đến việc sử dụng xe buýt.4,26 hiệu suất của một hệ thống bộ nhớ cache cấp duy nhất cho một hoạt động đọc có thể nhân-terized bởi phương trình sau:

Kết quả (Việt) 2:

4.23 Xem xét một bộ nhớ cache với một kích thước dòng 64 byte. Giả sử rằng trung bình 30% của các dòng trong bộ nhớ cache là bẩn. Một từ gồm 8 byte.
a. Giả sử có một tỷ lệ bỏ lỡ 3% (0,97 hit ratio). Tính toán số lượng chính
giao thông bộ nhớ, về byte theo hướng dẫn cho cả hai ghi qua và write- lại chính sách. Bộ nhớ được đọc vào bộ nhớ cache một dòng tại một thời điểm. Tuy nhiên, để viết lại, một từ duy nhất có thể được viết từ bộ nhớ cache vào bộ nhớ chính.
b. Lặp lại một phần một cho một tỷ lệ 5%.
c. Lặp lại một phần một cho một tỷ lệ 7%.
d. Kết luận Những gì bạn có thể rút ra từ những kết quả này?
4,24 Trên Motorola 68.020 bộ vi xử lý, truy cập bộ nhớ cache có hai chu kỳ đồng hồ. Truy cập dữ liệu từ bộ nhớ chính trên xe buýt đến các bộ vi xử lý có ba chu kỳ đồng hồ trong trường hợp không có chèn trạng thái chờ đợi; các dữ liệu được gửi đến các bộ vi xử lý song song với giao cho bộ nhớ cache.
a. Tính chiều dài hiệu quả của một chu kỳ bộ nhớ dành một tỷ lệ trúng là 0,9 và tỷ lệ clocking của 16,67 MHz.
b. Lặp lại các tính toán giả định chèn của hai trạng thái chờ đợi của một chu kỳ mỗi mỗi chu kỳ bộ nhớ. Kết luận Những gì bạn có thể rút ra từ kết quả?
4,25 Giả sử một bộ xử lý có một thời gian chu kỳ bộ nhớ 300 ns và một hướng dẫn process- tỷ lệ 1 MIPS ing. Tính trung bình, mỗi lệnh đòi hỏi một chu kỳ bus bộ nhớ để được hướng dẫn lấy và một cho các toán hạng nó liên quan.
a. Tính toán việc sử dụng xe buýt của bộ xử lý.
b. Giả sử bộ xử lý được trang bị với một bộ nhớ cache hướng dẫn và tỷ lệ trúng liên quan là 0,5. Xác định các tác động về sử dụng xe buýt.
4.

Kết quả (Việt) 3:

4.23 cân nhắc một 64 byte được kích thước bộ đệm.Giả sử trong bộ nhớ tạm oa trữ đồ ăn cắp. Trung bình là bẩn thỉu.Một từ gồm một byte bằng 8.Đáp: giả sử có một tỷ lệ trúng mục tiêu của 3% (tỷ lệ trúng 0.97).Tính toán khối lượng chínhLưu lượng bộ nhớ, hoặc viết bằng và viết về chính sách của byte.Bộ nhớ cache bị một lần.Tuy nhiên, vì đã viết lại, một single từ từ bộ nhớ cache có thể viết vào bộ nhớ chính.B. lặp lại phần A cho tỷ lệ năm.C lặp đi lặp lại phần thứ 1 cho tỷ lệ hơn bảy phần trăm.Anh có thể rút ra kết luận trong kết quả từ những gì?4.24 ở Motorola 68020 vi xử lý, bộ nhớ cache truy cập cần hai chu kỳ đồng hồ.Từ bộ nhớ chính của bộ nhớ chính đến xử lý dữ liệu không chờ đợi trong tình trạng chèn trong trường hợp của 3 đồng hồ chu kỳ, dữ liệu được chuyển tới bộ xử lý song song cho đến cùng, trong bộ nhớ cache.A. tính toán một chu kỳ lưu trữ hiệu quả của chiều dài, chỉ có 0.9 vụ tỷ lệ và tốc độ đồng hồ cho 16.67 MHz.Nhắc lại cho rằng hai trạng thái tính toán chèn chờ đợi một chu kỳ.Anh có thể đưa ra kết luận gì?4.25 cho rằng một bộ xử lý có 300 chu kỳ thời gian của NS lệnh và ký ức quá trình tỷ lệ 1 MIPS.Bình quân mỗi lệnh cần một chiếc xe buýt. Lấy Chu Kỳ bộ nhớ và một số liên quan đến hoạt động của nó.Dùng bộ xử lý tính toán tỷ lệ sử dụng bus.Giả sử có trang bị vi xử lý bộ nhớ cache và hướng dẫn liên quan đến tỷ lệ trúng cho 0.5.Chắc chắn là bus tỷ lệ sử dụng ảnh hưởng.4.26 Performance đơn cấp hệ thống hoạt động của bộ nhớ cache có thể đọc bởi phương trình đặc điểm cơ bản của giáp các đô thị: