TON SettingHigh frequency operation

TON Setting
High frequency operation optimizes the application for the
smaller component size, trading off efficiency due to higher
switching related losses. This may be acceptable in ultra
portable devices where the load currents are lower and
the controller is powered from a lower voltage supply. Low
frequency operation offers the best overall efficiency at
the expense of component size and board space. Constant
on time control is adopted in RT8876A, a constant on
time can be set by connecting a resistor from VIN to
TONSET pin first, and then the switching frequency of the
regulator can be decided to apply in different applications.
Figure 11 shows the On-Time setting Circuit. Connect a
resistor (RTON) between VIN,CORE and TONSET to set the
on-time of UGATE :
(12)
−
× ×
< =
−
12
TON
ON DAC
IN DAC
24.4 10 R
t (V 1.2V)
V V
where tON is the UGATE turn on period, VIN is Input voltage
of the CORE VR, and VDAC is the DAC voltage. When
VDAC is larger than 1.2V, the equivalent switching
frequency may be over 500kHz, and this too fast switching
frequency is unacceptable. Therefore, the CORE VR
implements a pseudo constant frequency technology to
avoid this disadvantage of CCRCOT topology. When VDAC
is larger than 1.2V, the on-time equation will be modified
to :
(13)
−
× × ×
≥ =
−
12
TON DAC
ON DAC
IN DAC
20.33 10 R V
t (V 1.2V)
V V
During PS2/PS3 operation, the CORE VR shrinks its ontime for the purpose of reducing output voltage ripple
caused by DCM operation. The shrink percentage is 15%
compared with original on-time setting by equation (12)
or (13). That is, after setting the PS0 operation on-time,
the PS2/PS3 operation on-time is 0.85 times the original
on-time. On-time translates only roughly to switching
frequencies. The on-times guaranteed in the Electrical
Characteristics are influenced by switching delays in
external HS-FET. Also, the dead-time effect increases the
effective on-time, which in turn reduces the switching
frequency. It occurs only in CCM and during dynamic output
voltage transitions, when the inductor current reverses at
light or negative load currents. With reversed inductor
current, the phase goes high earlier than normal, extending
the on-time by a period equal to the HS-FET rising dead
time. For better efficiency of the given load range, the
maximum switching frequency is suggested to be

Kết quả (Việt) 1:

Thiết lập tấnTần số cao hoạt động tối ưu hóa các ứng dụng cho cácKích thước thành phần nhỏ hơn, giao dịch giảm hiệu quả do cao hơnchuyển đổi liên quan đến thiệt hại. Điều này có thể chấp nhận được trong ultrathiết bị di động, dòng điện tải đâu thấp vàbộ điều khiển được cung cấp từ một nguồn cung cấp điện áp thấp hơn. Thấptần số hoạt động có hiệu quả tổng thể tốt nhất tạiCác chi phí của các thành phần kích thước và hội đồng quản trị không gian. Liên tụcvào thời gian kiểm soát được thông qua tại RT8876A, một hằng ngàythời gian có thể được thiết lập bằng cách kết nối một điện trở từ VIN đểTONSET pin lần đầu tiên, và sau đó chuyển sang tần số cácđiều có thể được quyết định áp dụng trong các ứng dụng khác nhau.Hình 11 cho thấy thời gian trên thiết lập các mạch. Kết nối mộtđiện trở (RTON) giữa VIN, cốt lõi và TONSET để thiết lập cácvề thời gian của UGATE:(12)−× ×< =−12TẤNTRÊN DACỞ DAC24,4 10 Rt (V 1.2V)V Vnơi tôn UGATE, vào thời kỳ bật, VIN là điện áp đầu vàosố lõi VR, và VDAC là điện áp DAC. KhiVDAC là lớn hơn 1.2V, chuyển đổi tương đươngtần số có thể là hơn 500kHz, và này chuyển quá nhanhtần số là không thể chấp nhận. Vì vậy, cốt lõi VRthực hiện một công nghệ tần số liên tục giảtránh bất lợi này của tô pô CCRCOT. Khi VDAClớn hơn 1.2V, phương trình về thời gian sẽ được thay đổiđể:(13)−× × ×≥ =−12TẤN DACTRÊN DACỞ DAC20.33 10 R Vt (V 1.2V)V VTrong quá trình hoạt động PS2/PS3, VR lõi thu nhỏ của nó ontime cho các mục đích của việc giảm sản lượng điện áp gợngây ra bởi DCM hoạt động. Tỷ lệ phần trăm của co là 15%so với bản gốc trên thời gian thiết lập của phương trình (12)hay (13). Đó là, sau khi cài đặt PS0 hoạt động về thời gian,PS2/PS3 hoạt động ngày-thời gian là 0.85 lần bản gốcvào thời gian. Vào thời gian dịch chỉ khoảng để chuyển đổitần số. Ngày-thời gian bảo đảm trong điệnĐặc điểm bị ảnh hưởng bởi sự chuyển đổi chậm trễ trongngoài HS-FET. Ngoài ra, các hiệu ứng thời gian chết làm tăng cáchiệu quả về thời gian, mà lần lượt làm giảm các chuyển đổitần số. Nó xảy ra chỉ trong CCM, và trong thời gian đầu ra năng độngquá trình chuyển đổi điện áp, khi cuộn cảm hiện tại đảo ngược tạidòng điện tải nhẹ hay tiêu cực. Với cuộn cảm ngượchiện nay, giai đoạn đi cao sớm hơn bình thường, mở rộngngày-thời gian bởi một khoảng thời gian bằng HS-FET tăng chếtthời gian. Cho hiệu quả tốt hơn phạm vi nhất định tải, cácchuyển đổi tần số tối đa được đề nghị để

Kết quả (Việt) 2:

TÔN Thiết
hoạt động tần số cao tối ưu hóa các ứng dụng cho các
kích thước thành phần nhỏ hơn, giao dịch giảm hiệu quả cao hơn do
tổn thất chuyển mạch liên quan. Điều này có thể chấp nhận được trong siêu
thiết bị di động, nơi các dòng tải thấp hơn và
điều khiển được cung cấp từ một nguồn cung cấp điện áp thấp hơn. Thấp
tần số hoạt động cung cấp hiệu quả tổng thể tốt nhất tại
các chi phí của kích thước thành phần và không gian bảng. Liên tục
vào thời gian kiểm soát được thông qua trong RT8876A, một hằng số về
thời gian có thể được thiết lập bằng cách kết nối một điện trở từ VIN để
TONSET pin đầu tiên, và sau đó chuyển đổi tần số của
bộ điều chỉnh có thể được quyết định áp dụng trong các ứng dụng khác nhau.
Hình 11 cho thấy các on- thiết lập thời gian mạch. Kết nối một
điện trở (RTON) giữa VIN, CORE và TONSET để thiết lập
thời gian trên của UGATE:
(12)
-
× ×
<=
-
12
TẤN
ON DAC
TRÊN DAC
24.4 10 R
t (V 1.2V)
VV
nơi Tôn là UGATE bật thời gian, số VIN là điện áp đầu vào
của CORE VR, và VDAC là điện áp DAC. Khi
VDAC lớn hơn 1.2V, việc chuyển đổi tương đương
tần số có thể được hơn 500kHz, và chuyển đổi quá nhanh này
tần số là không thể chấp nhận. Do đó, CORE VR
thực hiện một công nghệ tần số liên tục giả để
tránh bất lợi này của CCRCOT topo. Khi VDAC
lớn hơn 1.2V, phương trình đúng thời gian sẽ được sửa đổi
để:
(13)
-
× × ×
≥ =
-
12
TÔN DAC
ON DAC
TRÊN DAC
20,33 10 RV
t (V 1.2V)
VV
Trong PS2 / PS3 hoạt động , CORE VR co ontime của nó cho các mục đích giảm thiểu lượng điện áp gợn
gây ra bởi hoạt động DCM. Tỷ lệ thu nhỏ là 15%
so với ban đầu thiết lập vào thời gian của phương trình (12)
hoặc (13). Đó là, sau khi thiết lập các hoạt động PS0 về thời gian,
các / PS3 hoạt động PS2 vào thời gian là 0,85 lần so với ban đầu
về thời gian. Về thời gian dịch chỉ khoảng để chuyển đổi
tần số. Những lần về bảo lãnh trong điện
Đặc điểm bị ảnh hưởng bằng cách chuyển chậm trễ trong
bên ngoài HS-FET. Ngoài ra, hiệu ứng thời gian chết làm tăng
hiệu quả về thời gian, do đó làm giảm sự chuyển đổi
tần số. Nó chỉ xảy ra ở CCM và trong quá trình sản xuất năng động
chuyển đổi điện áp, khi inductor hiện tại đảo ngược ở
ánh sáng hoặc dòng tải tiêu cực. Với đảo ngược cuộn cảm
hiện tại, giai đoạn đi cao sớm hơn bình thường, kéo dài
thời gian trên một khoảng thời gian bằng với HS-FET tăng chết
thời gian. Để hiệu quả hơn về phạm vi tải nhất định,
tần số chuyển mạch tối đa được cho là có