The 80286 CPU has 24 address bits a

The 80286 CPU has 24 address bits allowing direct addressing of 224 or 16
megabytes. The 80386 and higher processors have a 32-bit address space,
addressing up to 232 or 4 gigabytes. Some processors use a subset of the
address lines for I/O. If the processor instructions use a 16-bit address field
in the I/O instructions for example, then only 216 I/O locations are accessible.
The data bus, driven by the CPU during write cycles and by other devices
during read cycles, transfers instructions and data in and out of the CPU. The
width of the data bus, among other things, determines the amount of data that
can be transferred on the bus. This data throughput is referred to as the bus
bandwidth and is usually expressed in bytes per second. If a bus supports one
transfer per microsecond, an 8-bit bus has a one megabyte per second bandwidth, a 16-bit bus has a two megabytes per second bandwidth, and a 32-bit
bus has four megabytes per second bandwidth. In the case of an 8-bit bus and
a period T =1 microsecond (µS), then f = 1/T = 1 MHz and, for one byte per
cycle, the result is one megabyte per second or eight megabits per second.
The control bus, normally driven by the CPU, determines what type of cycle
is to take place and when the data will be present on the bus. In the case of a
processor with a multiplexed address and data bus, some or all of the data bus
is multiplexed or shared with the address bus. An additional signal is provided on
the control bus to enable an address storage latch to hold the address information at the beginning of a transfer cycle. Bus cycles on a multiplexed address/data
bus system, as shown in Figure 5-3, are identical to those illustrated previously
except for the addition of address information on the data bus at the beginning of
a cycle, and an address latch control signal as shown in Figure 5-3. The 8051 has
a multiplexed bus cycle.

Kết quả (Việt) 1:

Các 80286 CPU có 24 bit địa chỉ cho phép địa chỉ trực tiếp của 224 hoặc 16MB. Các 80386 và bộ vi xử lý cao hơn có một không gian địa chỉ 32-bit,giải quyết lên đến 232 hay 4 gigabyte. Bộ vi xử lý một số sử dụng một tập hợp con của cácđịa chỉ đường cho I/O. Nếu sử dụng các hướng dẫn xử lý một trường 16-bit địa chỉtrong phần hướng dẫn I/O ví dụ, sau đó chỉ 216 I/O địa điểm có thể truy cập.Xe buýt dữ liệu, thúc đẩy bởi CPU trong chu kỳ ghi và các thiết bị kháctrong quá trình tìm hiểu chu kỳ, chuyển hướng dẫn và các dữ liệu trong và ngoài của CPU. Cácđộ rộng bus dữ liệu, trong số những thứ khác, xác định số lượng dữ liệu màcó thể được chuyển giao trên xe buýt. Thông lượng dữ liệu này được gọi là xe buýtbăng thông và thường được thể hiện trong byte / giây. Nếu một chiếc xe buýt hỗ trợ mộtchuyển giao cho một microsecond, một xe buýt 8-bit có một megabyte mỗi thứ hai băng thông, một xe buýt 16-bit có hai MB cho mỗi thứ hai băng thông, và 32-bitxe buýt có 4 MB cho mỗi thứ hai băng thông. Trong trường hợp của một xe buýt 8-bit vàmột khoảng thời gian T = 1 microsecond (μs), sau đó f = 1/T = 1 MHz, và cho một byte cho mỗichu kỳ, kết quả là một megabyte mỗi giây hoặc 8 megabits/giây.Xe buýt điều khiển, thường được thúc đẩy bởi CPU, xác định những gì loại của chu kỳlà để diễn ra và khi các dữ liệu sẽ có mặt trên xe buýt. Trong trường hợp của mộtbộ xử lý với một xe buýt multiplexed địa chỉ và dữ liệu, một số hoặc tất cả các xe buýt dữ liệumultiplexed hoặc chia sẻ với bus địa chỉ. Một tín hiệu bổ sung được cung cấp trênxe điều khiển để kích hoạt một chốt lí địa chỉ để giữ thông tin địa chỉ ở đầu của một chu kỳ chuyển nhượng. Xe buýt chu kỳ trên một địa chỉ multiplexed/dữ liệuHệ thống xe buýt, như được hiển thị trong hình 5-3, là giống hệt nhau với những minh họa trước đóNgoại trừ việc bổ sung các thông tin địa chỉ trên xe buýt dữ liệu vào đầumột chu kỳ, và một địa chỉ chốt kiểm soát tín hiệu như minh hoạ trong hình 5-3. 8051 đãmột chu kỳ multiplexed xe buýt.

Kết quả (Việt) 2:

Các CPU 80286 có 24 bit địa chỉ cho phép trực tiếp giải quyết 224 hoặc 16
MB. Các bộ xử lý 80386 và cao hơn có một không gian địa chỉ 32-bit,
địa chỉ lên đến 232 hoặc 4 GB. Một số bộ vi xử lý sử dụng một tập hợp con của các
dòng địa chỉ cho I / O. Nếu các hướng dẫn xử lý sử dụng một trường địa chỉ 16-bit
trong các hướng dẫn I / O cho ví dụ, sau đó chỉ có 216 I / O các địa điểm có thể truy cập.
Các bus dữ liệu, điều khiển bởi CPU trong chu kỳ ghi và các thiết bị khác
trong chu kỳ đọc, chuyển hướng dẫn và dữ liệu vào và ra của CPU. Các
độ rộng bus dữ liệu, trong số những thứ khác, xác định số lượng dữ liệu mà
có thể được chuyển giao trên xe buýt. Thông lượng dữ liệu này được gọi là xe buýt
băng thông và thường được biểu diễn bằng byte mỗi giây. Nếu một chiếc xe buýt hỗ trợ một
chuyển mỗi micro giây, một xe buýt 8-bit có một megabyte mỗi băng thông thứ hai, một chiếc xe bus 16-bit có một hai megabyte trên băng thông thứ hai, và 32-bit
bus có bốn megabyte trên băng thứ hai. Trong trường hợp của một xe buýt 8-bit và
một khoảng thời gian T = 1 micro giây (ms), sau đó f = 1 / T = 1 MHz và, đối với một byte cho mỗi
chu kỳ, kết quả là một megabyte mỗi giây hoặc tám megabits mỗi giây.
bus điều khiển, thông thường điều khiển bởi CPU, xác định kiểu của chu kỳ
sẽ diễn ra và khi các dữ liệu sẽ có mặt trên xe buýt. Trong trường hợp của một
bộ xử lý với một địa chỉ được ghép và bus dữ liệu, một số hoặc tất cả các xe buýt dữ liệu
là ghép hoặc chia sẻ với các bus địa chỉ. Một tín hiệu bổ sung được cung cấp trên
bus điều khiển để cho phép một chốt lưu trữ địa chỉ để giữ thông tin địa chỉ vào đầu của một chu kỳ chuyển nhượng. Chu kỳ xe buýt trên một địa chỉ / dữ liệu ghép
hệ thống xe buýt, như thể hiện trong hình 5-3, được trùng với những minh họa trước đây
ngoại trừ việc bổ sung các thông tin địa chỉ trên bus dữ liệu ở phần đầu của
một chu kỳ, và một tín hiệu địa chỉ chốt kiểm soát như thể hiện trong hình 5-3. 8051 có
một chu kỳ bus ghép.