Assume the use of a four-stage pipe

Assume the use of a four-stage pipeline: fetch, decode/issue, execute, write back. Assume
that all pipeline stages take one clock cycle except for the execute stage. For
simple integer arithmetic and logical instructions, the execute stage takes one cycle,
but for a LOAD from memory, five cycles are consumed in the execute stage.
If we have a simple scalar pipeline but allow out-of-order execution, we can
construct the following table for the execution of the first seven instructions:

Kết quả (Việt) 1:

Giả sử dụng một đường ống dẫn bốn giai đoạn: lấy, giải mã/vấn đề, thực hiện, ghi lại. Giả sửTất cả các đường ống dẫn giai đoạn mất một đồng hồ chu kỳ trừ giai đoạn thực hiện. Chohướng dẫn số học và hợp lý nguyên đơn giản, thực hiện giai đoạn mất một chu kỳ,nhưng đối với một tải trọng từ bộ nhớ, 5 chu kỳ được tiêu thụ trong giai đoạn thực hiện.Nếu chúng tôi có một đường ống dẫn vô hướng đơn giản, nhưng cho phép ra mệnh lệnh thực thi, chúng ta có thểxây dựng bảng sau đây để thực hiện các hướng dẫn đầu tiên bảy:

Kết quả (Việt) 2:

Giả sử việc sử dụng một đường ống dẫn bốn giai đoạn: lấy, giải mã / vấn đề, ​​thực hiện, ghi lại. Giả sử
rằng tất cả các công đoạn đường ống mất một chu kỳ đồng hồ ngoại trừ thực hiện giai đoạn. Đối với
số học số nguyên đơn giản và hướng dẫn hợp lý, thực hiện giai đoạn mất một chu kỳ,
nhưng đối với một LOAD từ bộ nhớ, năm chu kỳ được tiêu thụ trong thực hiện giai đoạn.
Nếu chúng ta có một đường ống dẫn vô hướng đơn giản nhưng cho phép out-of-trật tự thực hiện, chúng ta có thể
xây dựng bảng sau để thực hiện trong bảy hướng dẫn đầu tiên: