PowerPC(short for Performance Optim

PowerPC(short for Performance Optimized With Enhanced RISC Processor Chip, often abbreviated as PPC) is a
RISC architecture created by the 1991 Apple–IBM–Motorola alliance, known as AIM. PowerPC is largely based on
IBM's POWER architecture, the architectures have remained close enough that the same programs and operating
systems will run on both if some care is taken in preparation. Most personal-computers today contain an Intel
produced 80X86/Pentium processor - about 85% of personal computers use Intel chips. In an effort to break Intel's
hold on the market, IBM has formed an alliance withApple and Motorola to produce the PowerPC.
Design Features of PowerPC:
The PowerPC is designed along RISC principles, and allows for a superscalar implementation. Versions of the
design exist in both 32-bit and 64-bit implementations. Starting with the basic POWER specification, the PowerPC
added:
1. Support for operation in both big-endian and little-endian modes; the PowerPC can switch from one mode
to the other at run-time.
2. Single-precision forms of some floating point instructions, in addition to double-precision forms
3. Additional floating point instructions at the behest of Apple, a fused multiply add.
4. A complete 64-bit specification that is backward compatible with the 32-bit mode
5. A paged memory management architecture which is used extensively in server and PC systems.
The MPC601 (RISC) is the first of a series of PowerPC chips announced by the alliance. It contains fixed length 32-bit wide instructions and three parallel execution units. The three execution units are the Branch Processing Unit
(BPU), Integer Unit (IU) and Floating-point Unit (FPU). Instructions are dispatched to the different execution units
via an Instruction Unit, which can queue up to eight instructions and has a dedicated adder for prefetching.
Instructions and data are fetched from a 32kB unified eight-way, set-associative cache. This cache uses a leastrecently used (LRU) replacement algorithm. The Memory Management Unit supports demand paging for 4kB pages
and supports block addressing for block sizes ranging from 123kB to 8MB.
Present Status:

PowerPC G5- 64-bit Power Architecture processors

Cell is a microprocessor architecture jointly developed by Sony Computer Entertainment, Toshiba, and
IBM – PS3 game console

Xenon - based on IBM’s PowerPC ISA – XBOX 360 game console.

Broadway – based on IBM’s PowerPC ISA – Nintendo Wii gaming console.
Future Technologies:

POWER7, PowerPC e700or NG-64(Next Generation 64-bit) a line of future high performance 64-bit
embedded RISC-processor cores built using Power Architecture technology designed by Freescale.
32-bit and 64-bit PowerPC processors have been a favorite of embedded computer designers. To keep costs low on
high-volume competitive products, the CPU core is usually bundled into a system-on-chip (SOC) integrated circuit.
The PowerPC architecture combines advanced reduced instruction computing and pipelining techniques into a
small, low-power CMOS chip. It has advanced pipelining, independent execution units which allow up to three
instructions to be executed in parallel, while at the same time having simple static branching techniques and a
relatively simple unified data and instruction cache. These simplified design techniques have left room for a
relatively large cache (32k) to provide a high cache hit ratio.

Kết quả (Việt) 1:

PowerPC (viết tắt hiệu suất tối ưu hóa với nâng cao RISC bộ vi xử lý Chip, thường được viết tắt là UBND tỉnh) là một Kiến trúc RISC tạo bởi liên minh Apple-IBM-Motorola 1991, được gọi là mục tiêu. PowerPC phần lớn dựa trên Các kiến trúc quyền lực của IBM, những kiến trúc vẫn đóng đủ mà các chương trình tương tự và hoạt động Hệ thống sẽ chạy trên cả hai nếu một số chăm sóc được thực hiện để chuẩn bị. Hầu hết máy tính cá nhân vào ngày hôm nay chứa một Intel sản xuất bộ vi xử lý 80 X 86/Pentium - khoảng 85% trong máy tính cá nhân sử dụng chip Intel. Trong một nỗ lực để phá vỡ của Intel giữ trên thị trường, IBM đã thành lập một liên minh withApple và Motorola để sản xuất PowerPC. Thiết kế các tính năng của PowerPC: PowerPC được thiết kế dọc theo nguyên tắc RISC, và cho phép cho một thực hiện superscalar. Phiên bản của các thiết kế tồn tại trong việc triển khai cả 32-bit và 64-bit. Bắt đầu với các đặc tả điện cơ bản, PowerPC Thêm: 1. hỗ trợ cho các hoạt động trong chế độ về cuối lớn lẫn về cuối nhỏ; PowerPC có thể chuyển đổi từ một chế độkhác tại thời gian chạy. 2. đơn chính xác các hình thức của một số nổi điểm hướng dẫn, ngoài các hình thức chính xác đôi 3. thêm nổi điểm hướng dẫn tại behest của Apple, một multiply hợp nhất thêm. 4. một đặc tả 64-bit đầy đủ là tương thích với các chế độ 32-bit 5. một paged bộ nhớ quản lý kiến trúc được sử dụng rộng rãi trong máy chủ và hệ thống máy tính. MPC601 (RISC) là người đầu tiên của một loạt các chip PowerPC công bố của liên minh. Huyện này có chiều dài cố định hướng dẫn rộng 32-bit và ba đơn vị thực hiện song song. Các đơn vị thực hiện ba là đơn vị xử lý chi nhánh (BPU), số nguyên đơn vị (IU) và Floating-point đơn vị (FPU). Hướng dẫn được cử đến các đơn vị thực hiện khác nhau thông qua một đơn vị hướng dẫn, mà có thể xếp hàng lên đến tám hướng dẫn và có một adder dành riêng cho tải trước. Hướng dẫn và dữ liệu được lấy từ một 32kB thống nhất tám-cách, kết hợp bộ nhớ cache. Bộ nhớ cache này sử dụng một thuật toán thay thế leastrecently sử dụng (LRU). Đơn vị quản lý bộ nhớ hỗ trợ nhu cầu phân trang cho các trang web 4kB và hỗ trợ khối địa chỉ cho kích thước khối khác nhau, từ 123kB 8MB. Tình trạng hiện tại: Bộ xử lý điện kiến trúc PowerPC G5-64-bit Tế bào là một kiến trúc vi xử lý cùng phát triển bởi Sony Computer Entertainment, Toshiba, và IBM-PS3 chơi Game Xenon - dựa trên của IBM PowerPC ISA-giao diện điều khiển trò chơi XBOX 360.Broadway-dựa trên của IBM PowerPC ISA-Nintendo Wii game console.Công nghệ trong tương lai: POWER7, PowerPC e700or NG-64(Next Generation 64-bit) một dòng hiệu suất cao trong tương lai 64-bit nhúng RISC-bộ xử lý lõi được xây dựng bằng cách sử dụng công nghệ điện kiến trúc được thiết kế bởi Freescale. bộ xử lý PowerPC 32-bit và 64-bit có là một yêu thích của nhà thiết kế máy tính nhúng. Để giữ cho chi phí thấp trên sản phẩm cạnh tranh âm lượng cao, cốt lõi CPU thường được đóng gói vào một mạch tích hợp hệ thống trên chip (SOC). Kiến trúc PowerPC kết hợp hướng dẫn giảm nâng cao máy tính và pipelining kỹ thuật thành một nhỏ, năng lượng thấp CMOS chip. Nó đã nâng cao pipelining, độc lập đơn vị thực hiện mà cho phép lên đến ba hướng dẫn để được thực thi song song, trong khi tại cùng một lúc có kỹ thuật đơn giản phân nhánh tĩnh và một tương đối đơn giản thống nhất dữ liệu và hướng dẫn bộ nhớ cache. Các kỹ thuật đơn giản thiết kế đã để lại chỗ cho một bộ nhớ cache tương đối lớn (32k) để cung cấp một bộ nhớ cache cao đạt tỷ lệ.

Kết quả (Việt) 2:

PowerPC (ngắn cho hiệu suất tối ưu Với Enhanced RISC Processor Chip, thường gọi tắt là UBND tỉnh) là một
kiến trúc RISC được tạo ra bởi năm 1991 Apple-IBM-Motorola liên minh, được gọi là AIM. PowerPC dựa phần lớn trên
kiến trúc Power của IBM, các kiến trúc vẫn còn đủ gần mà các chương trình tương tự và điều hành
hệ thống sẽ chạy trên cả hai nếu được chăm sóc được thực hiện để chuẩn bị. Hầu hết các cá nhân-máy tính ngày nay có một Intel
sản xuất vi xử lý 80x86 / Pentium - khoảng 85% các máy tính cá nhân sử dụng chip Intel. Trong một nỗ lực để phá vỡ của Intel
giữ trên thị trường, IBM đã thành lập một liên minh withApple và Motorola để sản xuất PowerPC.
Thiết kế Đặc điểm của PowerPC:
Các PowerPC được thiết kế theo các nguyên tắc RISC, và cho phép thực hiện superscalar. Các phiên bản của
thiết kế tồn tại trong cả hai 32-bit và 64-bit hiện thực. Bắt đầu với các đặc điểm kỹ thuật cơ bản POWER, PowerPC
thêm:
1. Hỗ trợ cho các hoạt động ở cả hai chế độ lớn về cuối nhỏ và ít về cuối; PowerPC có thể chuyển đổi từ một chế độ
đến khác tại thời gian chạy.
2. Hình thức chính xác đơn của một số hướng dẫn điểm nổi, ngoài hình thức chính xác đôi
3. Bổ sung hướng dẫn điểm nổi theo chỉ thị của Apple, một hợp nhất nhân thêm.
4. Một đặc điểm kỹ thuật đầy đủ 64-bit tương thích ngược với các chế độ 32-bit
5. Một kiến trúc quản lý bộ nhớ phân trang được sử dụng rộng rãi trong các hệ thống máy chủ và PC.
Các MPC601 (RISC) là người đầu tiên của một loạt các chip PowerPC của liên minh công bố. Nó chứa chiều dài cố định hướng dẫn rộng 32-bit và ba đơn vị thực hiện song song. Ba đơn vị thực hiện là chế biến Branch Unit
(BPU), Integer Unit (IU) và Floating-point Unit (FPU). Các hướng dẫn được phái đến các đơn vị thực hiện khác nhau
thông qua một đơn vị giảng dạy, trong đó có thể xếp hàng lên đến tám hướng dẫn và có một bộ cộng dành riêng cho nạp trước.
Hướng dẫn và các dữ liệu được lấy từ một 32KB tám cách thống nhất, bộ nhớ cache thiết kết. Bộ nhớ cache này sử dụng một leastrecently sử dụng (LRU) thuật toán thay thế. Các đơn vị quản lý bộ nhớ hỗ trợ nhu cầu phân trang cho các trang 4KB
và hỗ trợ khối địa chỉ đối với khối kích thước khác nhau, từ 123kB tới 8MB.
Hiện
trạng:? PowerPC G5- bộ vi xử lý điện Kiến trúc
64-bit? Tế bào là một bộ vi xử lý kiến trúc phát triển chung của Sony Computer Entertainment, Toshiba và
IBM - game console
PS3? Xenon - dựa trên PowerPC của IBM ISA - XBOX 360 game
console.? Broadway - dựa trên PowerPC của IBM ISA - Nintendo Wii game console.
Technologies
Future:? POWER7, PowerPC e700or NG-64 (Next Generation 64-bit) một dòng hiệu suất cao 64-bit tương lai
nhúng lõi RISC-vi xử lý được xây dựng bằng cách sử dụng công nghệ Kiến trúc điện được thiết kế bởi Freescale.
Bộ xử lý PowerPC 32-bit và 64-bit đã là một yêu thích nhúng thiết kế máy tính. Để giữ cho chi phí thấp trên
cao, khối lượng sản phẩm cạnh tranh, các lõi CPU thường được gói vào một system-on-chip (SOC) mạch tích hợp.
Các kiến trúc PowerPC kết hợp tính toán và pipelining kỹ thuật hướng dẫn giảm tiên tiến vào
một, năng lượng thấp chip CMOS nhỏ . Nó đã pipelining tiên tiến, đơn vị thực hiện độc lập cho phép lên đến ba
hướng dẫn được thực hiện song song, trong khi tại cùng một thời điểm có đơn giản kỹ thuật nhánh tĩnh và
tương đối đơn giản, dữ liệu thống nhất và hướng dẫn bộ nhớ cache. Những kỹ thuật thiết kế đơn giản đã để lại chỗ cho một
bộ nhớ cache tương đối lớn (32k) để cung cấp một tỷ lệ trúng cao bộ nhớ cache.