The frequencies of the system clock

The frequencies of the system clock (ICLK) and peripheral module clock (PCLK), supplied to each module change according to the setting of SCKCR. Select each frequency that is within the operation guaranteed range of clock cycle time (tcyc) specified in AC characteristics of electrical characteristics. Each frequency should meet the following:
ICLK = 8 MHz to 100 MHz
PCLK = 8 MHz to 50 MHz
2. All peripheral modules (except for the DTC, MTU3, and GPT) operate on the PCLK. Note therefore that the operating speed of modules such as the timer and SCI varies before and after the frequency is changed.In addition, the waiting time for canceling software standby mode varies with the PCLK frequency change. For details, see section 9.5.3.3, Setting Oscillation Settling Time after Software Standby Mode is Canceled.
3. The relationship between the system clock (ICLK) and peripheral module clock (PCLK) is ICLK  PCLK, and the ICLK has the highest priority. For this reason, if a setting that does not meet these conditions is made, the PCLK may have the clock frequency set by the ICK[3:0] bits in SCKCR regardless of the settings of the PCK[3:0] bits in
SCKCR.
4. After writing to the SCKCR, further writing to the same register before completion of the change in frequency is ignored. In the case of continued writing to the SCKCR, confirm that values read from the SCKCR are actually the most recently written values.
5. After writing to the SCKCR, transitions to software standby mode are prohibited until completion of the change in frequency. Subsequent operation is not guaranteed if a transition to software standby mode is attempted while the frequency is being changed. The interval between writing to the SCKCR and issuing of the WAIT instruction must take up at least 11 cycles of the system clock. For details, see section 5, I/O Registers

Kết quả (Việt) 1:

Tần số của hệ thống đồng hồ (ICLK) và ngoại vi mô-đun đồng hồ (PCLK), cung cấp cho mỗi thay đổi mô-đun theo thiết lập của SCKCR. Chọn mỗi tần số đó là trong các hoạt động đảm bảo phạm vi của đồng hồ thời gian chu kỳ (tcyc) được chỉ định trong AC đặc điểm của các đặc điểm kỹ thuật điện. Tần số mỗi nên đáp ứng như sau:
ICLK = 8 MHz đến 100 MHz
PCLK = 8 MHz để 50 MHz
2. Tất cả các mô-đun ngoại vi (ngoại trừ DTC, MTU3, và GPT) hoạt động trên PCLK. Lưu ý do đó tốc độ hoạt động của mô-đun như bộ đếm thời gian và khoa học khác nhau trước khi và sau khi tần số được thay đổi.Ngoài ra, thời gian chờ đợi hủy chế độ chờ phần mềm thay đổi theo sự thay đổi tần số PCLK. Để biết chi tiết, xem phần 9.5.3.3, Thiết lập dao động giải quyết thời gian sau khi chế độ chờ phần mềm là Canceled.
3. Mối quan hệ giữa các đồng hồ hệ thống (ICLK) và ngoại vi mô-đun đồng hồ (PCLK) là ICLK  PCLK, và ICLK có ưu tiên cao nhất. Vì lý do này, nếu một thiết lập mà không đáp ứng những điều kiện này được thực hiện, PCLK có thể có tần số đồng hồ thiết lập bởi ICK [3:0] bit trong SCKCR bất kể cài đặt các bit PCK [3:0] trong
SCKCR.
4. Sau khi viết để SCKCR, tiếp tục viết để đăng ký cùng trước khi hoàn thành sự thay đổi trong tần số được bỏ qua. Trong trường hợp tiếp tục bằng văn bản cho SCKCR, xác nhận rằng giá trị đọc từ SCKCR đang thực sự gần đây nhất được viết giá trị.
5. Sau khi viết để SCKCR, quá trình chuyển đổi sang chế độ chờ phần mềm đó đều bị cấm cho đến khi hoàn thành sự thay đổi trong tần số. Hoạt động tiếp theo không được bảo đảm nếu sự chuyển tiếp sang chế độ chờ phần mềm tìm cách khi tần số đang được thay đổi. Khoảng thời gian giữa viết để SCKCR và phát hành của các hướng dẫn chờ đợi phải mất ít nhất 11 chu kỳ của đồng hồ hệ thống. Để biết chi tiết, xem phần 5, I/o đăng ký

Kết quả (Việt) 2:

Các tần số của đồng hồ hệ thống (ICLK) và thiết bị ngoại vi đồng hồ mô-đun (PCLK), cung cấp cho mỗi thay đổi module theo các thiết lập của SCKCR. Chọn mỗi tần số đó là trong các hoạt động đảm bảo khoảng thời gian chu kỳ đồng hồ (tcyc) quy định về đặc tính AC các đặc tính điện. Mỗi tần số phải đáp ứng những điều sau đây:
ICLK = 8 MHz đến 100 MHz
PCLK = 8 MHz đến 50 MHz
2. Tất cả các module ngoại vi (trừ DTC, MTU3, và GPT) hoạt động trên PCLK. Do đó, lưu ý rằng tốc độ hoạt động của mô-đun như bộ đếm thời gian và SCI thay đổi trước và sau khi tần số là changed.In Ngoài ra, thời gian chờ đợi cho phần mềm hủy bỏ chế độ chờ thay đổi theo sự thay đổi tần số PCLK. Để biết chi tiết, xem phần 9.5.3.3, Thiết Dao động Thời gian ổn định sau khi chế độ phần mềm chờ được hủy.
3. Mối quan hệ giữa đồng hồ hệ thống (ICLK) và đồng hồ mô-đun thiết bị ngoại vi (PCLK) là ICLK  PCLK, và ICLK có ưu tiên cao nhất. Vì lý do này, nếu một thiết lập mà không đáp ứng các điều kiện được thực hiện, PCLK có thể có tần số đồng hồ do ICK [3: 0] bit trong SCKCR bất kể các thiết lập của PCK [3: 0] bit trong
SCKCR .
4. Sau khi văn bản cho SCKCR, thêm văn bản cho đăng ký cùng trước khi hoàn thành việc thay đổi tần số được bỏ qua. Trong trường hợp tiếp tục bằng văn bản cho SCKCR, xác nhận rằng các giá trị đọc từ SCKCR thực sự là giá trị thời gian gần đây nhất bằng văn bản.
5. Sau khi văn bản cho SCKCR, quá trình chuyển đổi sang phần mềm chế độ chờ đều bị cấm cho đến khi hoàn thành việc thay đổi tần số. Hoạt động tiếp theo không được đảm bảo nếu một phần mềm chuyển đổi sang chế độ chờ là cố gắng trong khi tần số đang được thay đổi. Khoảng cách giữa văn bản cho SCKCR và ban hành hướng dẫn WAIT phải mất ít nhất là 11 chu kỳ đồng hồ hệ thống. Để biết chi tiết, xem phần 5, I / O Đăng ký