When a peripheral generates an inte

When a peripheral generates an interrupt (on PIE group x, channel y), it triggers the following sequence of
events:
1. The interrupt is latched in PIEIFRx.y.
2. If PIEIERx.y is set, the interrupt propagates.
3. If PIEACK.x is clear, the interrupt propagates and PIEACK.x is set.
4. The interrupt is latched in IFR.x.
5. If IER.x is set, the interrupt propagates.
6. If INTM is clear, the CPU receives the interrupt.
7. Any instructions in the D2 or later stage of the pipeline are run to completion. Instructions in earlier
stages are flushed.
8. The CPU saves its context on the stack.
9. IFR.x and IER.x are cleared. INTM is set. EALLOW is cleared.
10. The CPU fetches the ISR vector from the PIE. PIEIFRx.y is cleared.
11. The CPU branches to the ISR.

Kết quả (Việt) 1:

Khi tạo ra một thiết bị ngoại vi ngắt (trên chiếc BÁNH group x, kênh y), nó gây ra theo trình tự củasự kiện:1. ngắt latched vào PIEIFRx.y.2. nếu PIEIERx.y được thiết lập, làm gián đoạn sự lan truyền.3. nếu PIEACK.x là rõ ràng, làm gián đoạn sự lan truyền và PIEACK.x được thiết lập.4. ngắt latched vào IFR.x.5. nếu IER.x được thiết lập, làm gián đoạn sự lan truyền.6. nếu INTM là rõ ràng, CPU sẽ nhận được sự gián đoạn.7. bất kỳ hướng dẫn nào trong D2 hoặc các giai đoạn sau của các đường ống chạy để hoàn thành. Hướng dẫn trong trước đógiai đoạn được xóa.8. CPU tiết kiệm bối cảnh ngăn xếp.9. IFR.x và IER.x sẽ bị xóa. INTM được thiết lập. EALLOW sẽ bị xóa.10. CPU fetches ISR vector từ chiếc BÁNH. PIEIFRx.y sẽ bị xóa.11. các ngành CPU để ISR.

Kết quả (Việt) 2:

Khi một thiết bị ngoại vi tạo ra một ngắt (trên nhóm PIE x, kênh y), nó gây nên chuỗi sự
kiện:
1. Các ngắt được chốt trong PIEIFRx.y.
2. Nếu PIEIERx.y được thiết lập, các ngắt truyền.
3. Nếu PIEACK.x là rõ ràng, truyền ngắt và PIEACK.x được thiết lập.
4. Các ngắt được chốt trong IFR.x.
5. Nếu IER.x được thiết lập, các ngắt truyền.
6. Nếu tức về là rõ ràng, CPU nhận được ngắt.
7. Bất kỳ hướng dẫn trong D2 hoặc giai đoạn sau của đường ống được chạy để hoàn thành. Hướng dẫn trong đầu
giai đoạn là đỏ mặt.
8. Các CPU tiết kiệm bối cảnh của nó trên stack.
9. IFR.x và IER.x sẽ bị xóa. Tức về được thiết lập. EALLOW là xóa.
10. Các CPU nạp vector ISR từ PIE. PIEIFRx.y là xóa.
11. Các chi nhánh của CPU để ISR.