1.1 PowerPC 601 Microprocessor Over

1.1 PowerPC 601 Microprocessor Overview
The 601 is the first implementation of the PowerPC family of RISC microprocessors. The 601 implements
the 32-bit portion of the PowerPC architecture, which provides 32-bit effective addresses, integer data types
of 8, 16, and 32 bits, and floating-point data types of 32 and 64 bits. For 64-bit PowerPC implementations,
the PowerPC architecture provides 64-bit integer data types, 64-bit addressing, and other features required
to complete the 64-bit architecture.
The 601 is a superscalar processor capable of issuing and retiring three instructions per clock, one to each
of three execution units. Instructions can complete out of order for increased performance; however, the 601
makes execution appear sequential.
The 601 integrates three execution units—an integer unit (IU), a branch processing unit (BPU), and a
floating-point unit (FPU). The ability to execute three instructions in parallel and the use of simple
instructions with rapid execution times yield high efficiency and throughput for 601-based systems. Most
integer instructions execute in one clock cycle. The FPU is pipelined so a single-precision multiply-add
instruction can be issued every clock cycle.
The 601 provides an on-chip, 32-Kbyte, eight-way set-associative, physically addressed, unified instruction
and data cache and an on-chip memory management unit (MMU). The MMU contains a 256-entry, two-way
set-associative, unified translation lookaside buffer (UTLB) and provides support for demand-paged virtual
memory address translation and variable-sized block translation. Both the UTLB and the cache use least
recently used (LRU) replacement algorithms.
The 601 has a 64-bit data bus and a 32-bit address bus. The 601 interface protocol allows multiple masters
to compete for system resources through a central external arbiter. Additionally, on-chip snooping logic
maintains cache coherency in multiprocessor applications. The 601 supports single-beat and burst data
transfers for memory accesses; it also supports both memory-mapped I/O and direct-store addressing.
The 601 uses an advanced CMOS (complementary metal-oxide semiconductor) process technology and
maintains full interface compatibility with TTL devices. The 601v is functionally equivalent to the 601, but
operates with reduced internal voltages and with reduced power dissipation.
1.1.1 PowerPC 601 Microprocessor Features
Major features of the 601 and 601v are as follows:
• High-performance, superscalar microprocessor
— As many as three instructions in execution per clock (one to each of the three execution units)
— Single clock cycle execution for most instructions
— Pipelined FPU for all single-precision and most double-precision operations
• Three independent execution units and two register files
• High instruction and data throughput
— Zero-cycle branch capability
— Programmable static branch prediction on unresolved conditional branches
— Instruction unit capable of fetching eight instructions per clock from the cache
— An eight-entry instruction queue that provides lookahead capability
— Interlocked pipelines with feed-forwarding that control data dependencies in hardware
— Unified 32-Kbyte cache—eight-way set-associative, physically addressed; LRU replacement
algorithm
601 Hardware Specifications, Rev 3 3
Preliminary/Subject to Change without Notice
— Memory unit with a two-element read queue and a three-element write queue
— Run-time reordering of loads and stores
— Address translation facilities for 4-Kbyte page size, variable block size, and 256-Mbyte
segment size
— A 256-entry, two-way set-associative UTLB
— Four-entry BAT array providing 128-Kbyte to 8-Mbyte blocks
— Four-entry, first-level ITLB
— Hardware table search (caused by UTLB misses) through hashed page tables
— 52-bit virtual address; 32-bit physical address
• Facilities for enhanced system performance
— Bus interface can run at integer factor of operating frequency
— A 64-bit split-transaction external data bus with burst transfers
— Support for address pipelining and limited out-of-order bus transactions
— Snooped copy-back queues for cache block (sector) copy-back operations
— Bus extensions for I/O controller interface operations
— Multiprocessing support features that include the following:
– Hardware enforced, four-state cache coherency protocol (MESI)
– Separate port into cache tags for bus snooping

Kết quả (Việt) 1:

1.1 PowerPC 601 bộ vi xử lý tổng quan601 là thực hiện đầu tiên của gia đình PowerPC của bộ vi xử lý RISC. Thực hiện 601phần 32-bit của kiến trúc PowerPC, cung cấp cho 32-bit địa chỉ hiệu quả, kiểu dữ liệu số nguyên8, 16, 32 bit và các loại dữ liệu floating-point 32 và 64 bit. Cho việc triển khai PowerPC 64-bit,kiến trúc PowerPC cung cấp loại dữ liệu số nguyên 64-bit, 64-bit địa chỉ, và các tính năng khác yêu cầuđể hoàn thành kiến trúc 64-bit. 601 là một bộ xử lý superscalar có khả năng phát hành và nghỉ hưu ba hướng dẫn một đồng hồ, một cho mỗiba thực hiện đơn vị. Hướng dẫn có thể hoàn thành thứ tự cho làm hiệu suất; Tuy nhiên, các 601làm cho thực hiện xuất hiện tuần tự.Tích hợp 601 ba thực hiện đơn vị — một đơn vị số nguyên (IU), một đơn vị xử lý chi nhánh (BPU), và mộtFloating-Point đơn vị (FPU). Khả năng thực hiện ba trong song song và sử dụng đơn giảnhướng dẫn với nhanh chóng thực hiện thời gian mang lại hiệu quả cao và băng thông cho hệ thống dựa trên 601. Hầu hếtsố nguyên hướng dẫn thực hiện trong chu kỳ một đồng hồ. FPU pipelined do đó, độ chính xác đơn nhân-thêmhướng dẫn có thể được phát hành mỗi chu kỳ đồng hồ. 601 cung cấp một trên chip, 32-Kbyte, tám-cách thiết lập kết hợp, thể chất địa chỉ, thống nhất hướng dẫnvà bộ nhớ cache dữ liệu và một đơn vị quản lý trên chip bộ nhớ (MMU). MMU chứa một 256-entry, hai chiềuthiết lập kết hợp, thống nhất dịch lookaside đệm (UTLB) và cung cấp hỗ trợ cho phần chung phân nhu cầu ảobộ nhớ địa chỉ dịch và dịch thuật biến có kích thước khối. UTLB và bộ nhớ cache sử dụng ít nhấtmới sử dụng các thuật toán thay thế (LRU).601 có 64-bit dữ liệu xe buýt và xe buýt 32-bit địa chỉ. Giao thức 601 giao diện cho phép nhiều Thạc sĩđể cạnh tranh cho hệ thống tài nguyên thông qua một trọng tài bên ngoài Trung tâm thành phố. Ngoài ra, trên chip snooping logicduy trì sự liên lạc bộ nhớ cache trong sự ứng dụng. 601 hỗ trợ dữ liệu duy nhất đánh bại và chụpchuyển cho bộ nhớ truy cập; nó cũng hỗ trợ cả hai bộ nhớ ánh xạ I/O và cửa hàng trực tiếp địa chỉ.601 sử dụng một công nghệ CMOS nâng cao quá trình (bổ sung bán dẫn oxide kim loại) vàduy trì giao diện đầy đủ khả năng tương thích với thiết bị TTL. 601v là chức năng tương đương với 601, nhưnghoạt động với giảm điện áp nội bộ và với quyền lực giảm tản.1.1.1 PowerPC 601 bộ vi xử lý tính năngCác tính năng chính của các 601 và 601v như sau:• Hiệu suất cao, superscalar bộ vi xử lý -Các hướng dẫn càng nhiều càng 3 trong thực hiện một đồng hồ (một cho mỗi của các đơn vị thực hiện ba) — Đồng hồ đơn chu kỳ thực hiện cho hầu hết các hướng dẫn -FPU pipelined cho các hoạt động chính xác tất cả đơn và đôi đặt chính xác• Ba độc lập thực hiện đơn vị và hai tập tin đăng ký.• Cao hướng dẫn và dữ liệu thông qua-Khả năng zero-chu kỳ chi nhánh-Lập trình chi nhánh tĩnh dự đoán trên cành có điều kiện chưa được giải quyết-Hướng dẫn đơn vị có khả năng lấy tám hướng dẫn một đồng hồ từ bộ nhớ cache— Một hàng đợi tám-mục hướng dẫn cung cấp khả năng lookahead— Đường ống dẫn lồng với nguồn cấp dữ liệu chuyển tiếp đó kiểm soát dữ liệu phụ thuộc vào phần cứng-Thống nhất 32-Kbyte bộ nhớ cache-8-cách thiết lập kết hợp, thể chất địa chỉ; Thay thế LRU thuật toán601 phần cứng thông số kỹ thuật, Rev 3 3Sơ bộ/chủ đề để thay đổi mà không báo trước— Đơn vị bộ nhớ với một hàng đợi hai đọc và một hàng đợi ba yếu tố ghi-Thời gian chạy sắp xếp lại của tải và các cửa hàng— Tiện nghi dịch địa chỉ cho 4-Kbyte trang kích thước, kích thước khối thay đổi, và 256-megabyte Kích thước phân đoạn — Một 256-nhập cảnh, hai chiều thiết lập kết hợp UTLB-Bốn-mục nhập BAT mảng cung cấp 128-Kbyte để 8 Mbyte khối-Bốn mục nhập, cấp đầu tiên ITLB -Phần cứng bảng tìm kiếm (gây ra bởi UTLB bỏ lỡ) thông qua bảng băm nhỏ từng trang— 52-bit địa chỉ ảo; 32-bit địa chỉ vật lý • Tiện nghi cho hệ thống tăng cường hiệu suất-Xe buýt giao diện có thể chạy tại số nguyên tố của tần số hoạt động-Xe buýt 64-bit giao dịch phân chia dữ liệu bên ngoài với burst chuyển-Hỗ trợ cho địa chỉ pipelining và hạn chế ra thứ tự xe buýt giao dịch-Kẻ trở lại bản sao hàng đợi cho bộ nhớ cache khối (khu vực) bản sao-trở lại hoạt động-Xe buýt tiện ích mở rộng cho các hoạt động giao diện điều khiển I/O-Đa hỗ trợ tính năng bao gồm:-Phần cứng thi hành, bốn-nhà nước bộ nhớ cache sự liên lạc giao thức (MESI) -Port riêng biệt vào bộ nhớ cache thẻ cho xe buýt snooping

Kết quả (Việt) 2:

1.1 PowerPC 601 Microprocessor Tổng quan
The 601 là việc thực hiện đầu tiên của gia đình PowerPC của bộ vi xử lý RISC. 601 thực hiện
phần 32-bit của kiến trúc PowerPC, cung cấp 32-bit địa chỉ có hiệu quả, các kiểu dữ liệu số nguyên
của 8, 16, và 32 bit, và điểm nổi kiểu dữ liệu của 32 và 64 bit. Đối với 64-bit hiện thực PowerPC,
kiến trúc PowerPC cung cấp 64-bit kiểu dữ liệu số nguyên, 64-bit địa chỉ, và các tính năng khác cần thiết
để hoàn thành các kiến trúc 64-bit.
The 601 là một bộ xử lý superscalar có khả năng phát hành và nghỉ hưu ba hướng dẫn cho mỗi đồng hồ , một cho mỗi
của ba đơn vị thực hiện. Hướng dẫn có thể hoàn tất ra khỏi trật tự cho hiệu suất tăng; Tuy nhiên, 601
giúp thực hiện tuần tự.
The 601 tích hợp ba đơn vị-một đơn vị thực hiện một số nguyên (IU), một đơn vị xử lý chi nhánh (BPU), và một
đơn vị nổi-điểm (FPU). Khả năng thực hiện ba lệnh song song và sử dụng đơn giản,
hướng dẫn với thời gian thực hiện nhanh chóng mang lại hiệu quả cao và thông lượng cho các hệ thống 601-dựa. Hầu hết các
lệnh số nguyên thực hiện trong một chu kỳ đồng hồ. FPU được pipeline do đó, một chính xác đơn nhân-thêm
hướng dẫn có thể được phát hành mỗi chu kỳ đồng hồ.
Các 601 cung cấp một on-chip, 32 Kbyte, tám cách thiết kết hợp, thể chất quyết, hướng thống nhất
và bộ nhớ cache dữ liệu và một trên đơn vị quản lý bộ nhớ -chip (MMU). MMU chứa một 256-entry, hai cách
thiết lập-liên kết, thống nhất đệm lookaside dịch (UTLB) và cung cấp hỗ trợ cho các nhu cầu ảo-paged
bộ nhớ dịch địa chỉ và dịch khối biến cỡ. Cả UTLB và việc sử dụng bộ nhớ cache nhất
sử dụng gần đây (LRU) thuật toán thay thế.
Các 601 có một dữ liệu 64-bit bus và một xe buýt địa chỉ 32-bit. Các giao thức 601 giao diện cho phép nhiều thạc sĩ
để cạnh tranh cho các nguồn tài nguyên hệ thống thông qua một trọng tài bên ngoài trung tâm. Ngoài ra, trên chip snooping lý
duy trì sự liên lạc trong bộ nhớ cache ứng dụng đa. 601 hỗ trợ đơn điệu và nổ dữ liệu
chuyển cho bộ nhớ truy cập; nó cũng hỗ trợ cả bộ nhớ ánh xạ I / O và trực tiếp cửa hàng giải quyết.
Các 601 sử dụng một CMOS (bổ sung oxit kim loại bán dẫn) công nghệ xử lý tiên tiến và
duy trì giao diện tương thích hoàn toàn với các thiết bị TTL. Các 601v có chức năng tương đương với 601,
nhưng. Hoạt động với giảm điện áp nội bộ và với giảm tiêu hao năng lượng
1.1.1 PowerPC 601 Microprocessor tính năng
Các tính năng chính của 601 và 601v như sau:
• Hiệu suất cao, bộ vi xử lý superscalar
- Như nhiều như ba hướng thực hiện cho mỗi đồng hồ (từ một đến mỗi một trong ba đơn vị thực hiện)
- Single thực hiện chu kỳ đồng hồ cho hầu hết các lệnh
- pipeline FPU cho tất cả các đơn chính xác và hầu hết các hoạt động chính xác đôi
• Ba đơn vị thực hiện độc lập và hai tập tin đăng ký
• hướng dẫn cao và thông lượng dữ liệu
- Zero-chu kỳ chi nhánh năng lực
- dự báo nhánh tĩnh lập trình trên nhánh có điều kiện chưa được giải quyết
- đơn vị Hướng dẫn có khả năng lấy tám hướng dẫn cho mỗi đồng hồ từ bộ nhớ cache
- An tám mục hàng đợi lệnh mà cung cấp khả năng lookahead
- đường ống dẫn hoạt động với các nguồn cấp dữ liệu chuyển tiếp mà phụ thuộc kiểm soát dữ liệu trong phần cứng
- Unified 32 Kbyte bộ nhớ cache-tám cách thiết kết hợp, thể chất giải quyết; LRU thay thế
thuật toán
601 Thông số kỹ thuật, Rev 3 3
sơ / đề để thay đổi mà không cần báo
- đơn vị bộ nhớ với một hai phần tử đọc hàng đợi và một ba phần tử ghi hàng đợi
- Run-time sắp xếp lại các tải và lưu trữ
- cơ sở Địa chỉ dịch cho 4- kích thước Kbyte trang, kích thước khối biến, và 256 MB,
kích thước phân khúc
- A 256-entry, hai chiều thiết kết UTLB
- mảng Bốn-entry BAT cung cấp 128-Kbyte đến 8-Mbyte khối
- Four-nhập cảnh, đầu tiên cấp ITLB
- tìm kiếm bàn Phần cứng (do UTLB nhớ) thông qua các bảng trang băm
- 52-bit địa chỉ ảo; 32-bit địa chỉ vật lý
• thiết bị để nâng cao hiệu năng hệ thống
- Giao diện xe buýt có thể chạy ở yếu tố số nguyên của tần số điều hành
- A 64-bit chia giao dịch bên ngoài xe buýt dữ liệu với chuyển nổ
- Hỗ trợ cho các địa chỉ pipelining và giới hạn out-of-order giao dịch xe buýt
- snooped hàng đợi sao chép lại cho khối bộ nhớ cache (ngành) hoạt động sao chép lại
- phần mở rộng Bus cho / O hoạt động giao diện điều khiển tôi
- đa tính năng hỗ trợ bao gồm những điều sau đây:
- Phần cứng thực thi, bốn giao thức trạng thái bộ nhớ cache sự mạch lạc (MESI)
- riêng cổng vào thẻ nhớ cache cho snooping xe buýt