CISC philosophy 3: Build high-level

CISC philosophy 3: Build high-level instruction sets
Once designers started building programmer-friendly instruction sets, the logical next step was to build instruction sets which map directly from high-level languages. Not only does this simplify the compiler writer's task, but it also allows compilers to emit fewer instructions per line of source code.
Modern CISC microprocessors, such as the 68000, implement several such instructions, including routines for creating and removing stack frames with a single call.

For example:
DBcc Test Condition, Decrement and Branch
ROXL Rotate with Extend Left
RTR Return and Restore Codes
SBCD Subtract Decimal with Extend
SWAP Swap register Words
CMP2 Compare Register against Upper and Lower Bounds

The rise of CISC
CISC Design Decisions:
use microcode
build rich instruction sets
build high-level instruction sets

Taken together, these three decisions led to the CISC philosophy which drove all computer designs until the late 1980s, and is still in major use today. (Note that "CISC" didn't enter the computer designer's vocabulary until the advent of RISC --- it was simply the way that everybody designed computers.)
The next lesson discusses the common characteristics that all CISC designs share, and how those characteristics affect the operation of a CISC machine.

Characteristics of a CISC design

Introduction
While the chips that emerged from the 1970s and 1980s followed their own unique design paths, most were bound by what we are calling the "CISC Design Decisions". These chips all have similar instruction sets, and similar hardware architectures.
In general terms, the instruction sets are designed for the convenience of the assembly-language programmer and the hardware designs are fairly complex.

Instruction sets
The design constraints that led to the development of CISC (small amounts of slow memory, and the fact that most early machines were programmed in assembly language) give CISC instruction sets some common characteristics:

A 2-operand format, where instructions have a source and a destination. For example, the add instruction "add #5, D0" would add the number 5 to the contents of register D0 and place the result in register D0.
Register to register, register to memory, and memory to register commands.
Multiple addressing modes for memory, including specialized modes for indexing through arrays
Variable length instructions where the length often varies according to the addressing mode
Instructions which require multiple clock cycles to execute. If an instruction requires additional information before it can run (for example, if the processor needs to read in two memory locations before operating on them), collecting the extra information will require extra clock cycles. As a result, some CISC instructions will take longer than others to execute.

Hardware architectures
Most CISC hardware architectures have several characteristics in common:
Complex instruction-decoding logic, driven by the need for a single instruction to support multiple addressing modes.
A small number of general purpose registers. This is the direct result of having instructions which can operate directly on memory and the limited amount of chip space not dedicated to instruction decoding, execution, and microcode storage.
Several special purpose registers. Many CISC designs set aside special registers for the stack pointer, interrupt handling, and so on. This can simplify the hardware design somewhat, at the expense of making the instruction set more complex.
A "Condition code" register which is set as a side-effect of most instructions. This register reflects whether the result of the last operation is less than, equal to, or greater than zero, and records if certain error conditions occur.

The ideal CISC machine
CISC processors were designed to execute each instruction completely before beginning the next instruction. Even so, most processors break the execution of an instruction into several definite stages; as soon as one stage is finished, the processor passes the result to the next stage:
An instruction is fetched from main memory.
The instruction is decoded: the controlling code from the microprogram identifies the type of operation to be performed, where to find the data on which to perform the operation, and where to put the result. If necessary, the processor reads in additional information from memory.
The instruction is executed. the controlling code from the microprogram determines the circuitry/hardware that will perform the operation.
The results are written to memory.

In an ideal CISC machine, each complete instruction would require only one clock cycle (which means that each stage would complete in a fraction of a cycle.) In fact, this is the maximum possible speed for a machine that executes 1 instruction at a time.

A realistic CISC machine
In reality, some instructions may require more than one clock per stag

Kết quả (Việt) 1:

Triết lý CISC 3: xây dựng bộ giảng dạy cao cấpKhi thiết kế bắt đầu xây dựng bộ thân thiện với lập trình hướng dẫn, bước tiếp theo hợp lý là xây dựng hướng dẫn bộ bản đồ trực tiếp từ ngôn ngữ cấp cao. Không chỉ có điều này đơn giản hóa các nhiệm vụ của nhà văn biên dịch, nhưng nó cũng cho phép trình biên dịch để phát ra các hướng dẫn ít hơn cho mỗi dòng của mã nguồn. Hiện đại vi xử lý CISC, chẳng hạn như 68000, thực hiện một số các hướng dẫn như vậy, bao gồm cả các thói quen cho việc tạo ra và loại bỏ các ngăn xếp khung với một cuộc gọi duy nhất.Ví dụ: DBcc kiểm tra tình trạng, lượng và chi nhánhROXL xoay với mở rộng tráiRTR trở lại và khôi phục mãSBCD trừ số thập phân với mở rộngĐăng ký trao ĐỔI trao đổi từCMP2 So sánh đăng ký đối với trên và giới hạn thấp hơnSự trỗi dậy của CISC Các quyết định thiết kế CISC: sử dụng vi mã xây dựng bộ giảng dạy phong phú xây dựng bộ giảng dạy cao cấp Những ba quyết định lấy nhau, đã dẫn đến triết lý CISC mà lái xe tất cả máy tính thiết kế cho đến cuối thập niên 1980, và vẫn còn sử dụng chính hôm nay. (Lưu ý rằng "CISC" không nhập vào vốn từ vựng của nhà thiết kế máy tính cho đến khi sự ra đời của RISC---nó đã là chỉ đơn giản là cách mà mọi người đều thiết kế máy tính). Bài học tiếp theo thảo luận về đặc điểm chung mà tất cả CISC thiết kế chia sẻ, và làm thế nào những đặc điểm ảnh hưởng đến hoạt động của một máy CISC.Đặc điểm của một thiết kế CISCGiới thiệuTrong khi các chip hình thành từ những năm 1970 và 1980 theo đường dẫn thiết kế độc đáo của riêng họ, hầu hết đã bị ràng buộc bởi những gì chúng tôi đang kêu gọi "CISC thiết kế quyết định". Tất cả các chip có tương tự như hướng dẫn bộ và kiến trúc phần cứng tương tự. Trong các điều khoản chung, các tập lệnh được thiết kế cho sự tiện lợi của lập trình ngôn ngữ lắp ráp và thiết kế phần cứng khá phức tạp.Hướng dẫn tậpCác khó khăn thiết kế đó đã dẫn đến sự phát triển của CISC (một lượng nhỏ của bộ nhớ chậm, và thực tế rằng đặt đầu máy đã được lập trình bằng ngôn ngữ hội) cho CISC hướng dẫn tập hợp một số đặc điểm chung: Một định dạng 2-operand, mà hướng dẫn có một nguồn và một điểm đến. Ví dụ, các chỉ dẫn thêm "thêm #5, D0" sẽ thêm số 5 cho các nội dung đăng ký D0 và đặt kết quả trong đăng ký D0. Đăng ký để đăng ký, đăng ký với bộ nhớ, và nhớ đăng ký lệnh. Nhiều chế độ địa chỉ cho bộ nhớ, bao gồm các chế độ chuyên biệt cho chỉ mục thông qua các mảng Hướng dẫn thay đổi chiều dài nơi chiều dài thường xuyên thay đổi tùy theo chế độ địa chỉ Hướng dẫn yêu cầu nhiều chu kỳ đồng hồ để thực hiện. Nếu một hướng dẫn yêu cầu thông tin bổ sung trước khi nó có thể chạy (ví dụ, nếu bộ vi xử lý cần phải đọc trong trí nhớ hai trước khi hoạt động trên chúng), thu thập các thông tin phụ sẽ đòi hỏi chu kỳ đồng hồ phụ. Kết quả là, một số hướng dẫn CISC sẽ lâu hơn những người khác để thực hiện. Kiến trúc phần cứngKiến trúc phần cứng CISC hầu hết có một số đặc điểm chung: Khu phức hợp giải mã giảng dạy logic, thúc đẩy bởi sự cần thiết cho một chỉ dẫn duy nhất để hỗ trợ nhiều chế độ địa chỉ. Một số mục đích chung thanh ghi. Đây là kết quả trực tiếp của việc hướng dẫn mà có thể hoạt động trực tiếp trên bộ nhớ và giới hạn dung lượng chip không dành riêng để hướng dẫn giải mã, thực hiện và hành vi. Một số mục đích đặc biệt đăng ký. Nhiều thiết kế CISC dành đặc biệt đăng ký cho con trỏ stack, làm gián đoạn xử lý, và như vậy. Điều này có thể đơn giản hóa việc thiết kế phần cứng hơi, tại các chi phí thực hiện các chỉ dẫn thiết lập phức tạp hơn. Một "tình trạng mã" đăng ký được thiết lập như là một tác dụng phụ của hầu hết các hướng dẫn. Đăng ký này phản ánh cho dù là kết quả của các hoạt động cuối cùng là ít hơn, bằng hoặc lớn hơn 0 và các hồ sơ nếu điều kiện lỗi nhất định xảy ra. Máy CISC lý tưởngBộ vi xử lý CISC được thiết kế để thực hiện mỗi hướng dẫn hoàn toàn trước khi bắt đầu các chỉ dẫn tiếp theo. Mặc dù vậy, hầu hết các bộ vi xử lý phá vỡ thực hiện giảng dạy một thành nhiều giai đoạn nhất định; ngay sau khi kết thúc một giai đoạn, bộ xử lý vượt qua kết quả đến giai đoạn tiếp theo: Một hướng dẫn này được lấy từ bộ nhớ chính. Hướng dẫn giải mã: mã kiểm soát từ microprogram xác định loại hình hoạt động phải được thực hiện, nơi để tìm thấy các dữ liệu trên đó để thực hiện các hoạt động, và nơi để đặt kết quả. Nếu cần thiết, bộ xử lý đọc thêm thông tin từ bộ nhớ. Các hướng dẫn được thực hiện. mã kiểm soát từ microprogram xác định mạch/phần cứng sẽ thực hiện các hoạt động. Các kết quả được ghi vào bộ nhớ. Trong một CISC máy lý tưởng, mỗi lệnh hoàn thành sẽ yêu cầu chu kỳ chỉ có một đồng hồ (trong đó có nghĩa là từng giai đoạn sẽ hoàn thành trong một phần nhỏ của một chu kỳ.) Trong thực tế, đây là tốc độ tối đa có thể cho một máy tính thực hiện 1 lệnh tại một thời điểm.Một thực tế CISC máyTrong thực tế, một số hướng dẫn có thể yêu cầu nhiều hơn một đồng hồ cho một Nai

Kết quả (Việt) 2:

CISC triết lý 3: Xây dựng bộ giảng dạy trình độ cao
khi thiết kế bắt đầu xây dựng bộ giảng dạy lập trình thân thiện, bước tiếp theo hợp lý là để xây dựng bộ giảng dạy mà bản đồ trực tiếp từ ngôn ngữ cấp cao. Điều này không chỉ đơn giản hóa nhiệm vụ của các trình biên dịch của nhà văn, nhưng nó cũng cho phép trình biên dịch để phát ra các hướng dẫn ít hơn trên mỗi dòng mã nguồn.
Bộ vi xử lý CISC hiện đại, chẳng hạn như 68000, thực hiện một số chỉ dẫn như vậy, bao gồm cả thói quen cho việc tạo ra và loại bỏ các khung stack với một cuộc gọi duy nhất.

Ví dụ:
DBCC Điều kiện thử nghiệm,
Sụt và Chi nhánh ROXL Rotate với Mở rộng trái
RTR Return và Restore Codes
SBCD Subtract thập phân với Extend
SWAP Swap đăng ký từ
CMP2 So sánh đăng ký với Thượng và Hạ Bounds

Sự nổi lên của CISC
CISC Thiết kế Quyết định:
sử dụng vi
xây dựng bộ giảng dạy phong phú
xây dựng bộ giảng dạy cao cấp

cùng với nhau, ba quyết định này dẫn đến triết lý CISC mà lái xe tất cả các thiết kế máy tính cho đến cuối những năm 1980, và vẫn còn được sử dụng chủ yếu hiện nay. (Lưu ý rằng "CISC" đã không nhập từ vựng các nhà thiết kế của máy tính cho đến khi sự ra đời của RISC --- nó chỉ đơn giản là cách mà mọi máy tính được thiết kế.)
Bài học tiếp theo thảo luận đặc điểm chung là tất cả các thiết kế CISC cổ phiếu, và làm thế nào những đặc điểm ảnh hưởng đến hoạt động của một máy CISC.

Các đặc điểm của một thiết kế CISC

Giới thiệu
Trong khi các chip nổi lên từ những năm 1970 và 1980 theo những con đường thiết kế độc đáo của riêng của họ, hầu hết bị ràng buộc bởi những gì chúng ta đang kêu gọi các "CISC thiết kế quyết định". Những con chip này đều có bộ giảng dạy tương tự, và kiến trúc phần cứng tương tự.
Nói chung, những tập lệnh này được thiết kế cho sự tiện lợi của các lập trình lắp ráp ngôn ngữ và thiết kế phần cứng là khá phức tạp.

Hướng dẫn đặt
các ràng buộc thiết kế dẫn đến sự phát triển của CISC (một lượng nhỏ bộ nhớ chậm, và sự thật rằng máy sớm nhất đã được lập trình bằng ngôn ngữ assembly) cho hướng dẫn CISC bộ số đặc điểm chung:

Một định dạng 2 toán hạng, nơi hướng dẫn có một nguồn và một đích đến. Ví dụ, tiện ích hướng dẫn "thêm # 5, D0" sẽ thêm số 5 đến nội dung của đăng ký D0 và đặt kết quả vào sổ đăng ký D0.
Đăng ký để đăng ký, đăng ký vào bộ nhớ, và nhớ đăng ký các lệnh.
Nhiều chế độ địa chỉ cho bộ nhớ, bao gồm cả chế độ chuyên biệt cho lập chỉ mục thông qua các mảng
hướng dẫn chiều dài biến nơi chiều dài thường thay đổi tùy theo các chế độ địa chỉ
dẫn đòi hỏi nhiều chu kỳ đồng hồ để thực thi. Nếu một lệnh cần thêm thông tin trước khi nó có thể chạy (ví dụ, nếu bộ xử lý cần đọc trong hai vị trí bộ nhớ trước khi vận hành trên chúng), thu thập các thông tin bổ sung này sẽ đòi hỏi chu kỳ đồng hồ thêm. Kết quả là, một số hướng dẫn CISC sẽ mất nhiều thời gian hơn so với những người khác để thực thi.

Kiến trúc phần cứng
Hầu hết các kiến trúc phần cứng CISC có một số đặc điểm chung:
Complex lý hướng dẫn giải mã, thúc đẩy bởi nhu cầu cho một chỉ dẫn duy nhất để hỗ trợ nhiều chế độ địa chỉ.
Một số lượng nhỏ các thanh ghi mục đích chung. Đây là kết quả trực tiếp của việc có hướng dẫn mà có thể hoạt động trực tiếp vào bộ nhớ và không gian giới hạn chip không phải dành riêng để giải mã hướng dẫn, thực hiện và lưu trữ vi.
Một số đăng ký mục đích đặc biệt. Nhiều thiết kế CISC dành đăng ký đặc biệt cho con trỏ ngăn xếp, gián đoạn xử lý, và như vậy. Điều này có thể đơn giản hóa việc thiết kế phần cứng một chút, tại các chi phí của việc hướng dẫn thiết lập phức tạp hơn.
A " Nếu cần thiết, bộ xử lý đọc thông tin bổ sung từ bộ nhớ. Các hướng dẫn được thực thi. mã điều khiển từ vi chương xác định mạch / phần cứng sẽ thực hiện các hoạt động. Các kết quả được ghi vào bộ nhớ. Trong một máy CISC lý tưởng, mỗi hướng dẫn hoàn chỉnh sẽ chỉ yêu cầu có một chu kỳ đồng hồ (có nghĩa là mỗi giai đoạn sẽ hoàn thành trong một phần nhỏ của một chu kỳ). Trong thực tế, đây là tốc độ tối đa có thể cho một máy tính thực thi 1 lệnh cùng một lúc . Một máy CISC thực tế Trong thực tế, một số hướng dẫn có thể đòi hỏi nhiều hơn một đồng hồ mỗi con hươu mã khiển từ vi chương xác định mạch / phần cứng mà sẽ thực hiện các hoạt động. Các kết quả được ghi vào bộ nhớ. Trong một máy CISC lý tưởng, mỗi hướng dẫn hoàn chỉnh sẽ chỉ yêu cầu có một chu kỳ đồng hồ (có nghĩa là mỗi giai đoạn sẽ hoàn thành trong một phần nhỏ của một chu kỳ). Trong thực tế, đây là tốc độ tối đa có thể cho một máy tính thực thi 1 lệnh cùng một lúc . Một máy CISC thực tế Trong thực tế, một số hướng dẫn có thể đòi hỏi nhiều hơn một đồng hồ mỗi con hươu mã khiển từ vi chương xác định mạch / phần cứng mà sẽ thực hiện các hoạt động. Các kết quả được ghi vào bộ nhớ. Trong một máy CISC lý tưởng, mỗi hướng dẫn hoàn chỉnh sẽ chỉ yêu cầu có một chu kỳ đồng hồ (có nghĩa là mỗi giai đoạn sẽ hoàn thành trong một phần nhỏ của một chu kỳ). Trong thực tế, đây là tốc độ tối đa có thể cho một máy tính thực thi 1 lệnh cùng một lúc . Một máy CISC thực tế Trong thực tế, một số hướng dẫn có thể đòi hỏi nhiều hơn một đồng hồ mỗi con hươu này là tốc độ tối đa có thể cho một máy tính thực thi 1 lệnh cùng một lúc. Một máy CISC thực tế Trong thực tế, một số hướng dẫn có thể đòi hỏi nhiều hơn một đồng hồ mỗi con hươu này là tốc độ tối đa có thể cho một máy tính thực thi 1 lệnh cùng một lúc. Một máy CISC thực tế Trong thực tế, một số hướng dẫn có thể đòi hỏi nhiều hơn một đồng hồ mỗi con hươu

Kết quả (Việt) 3:

CISC triết lý xây dựng tập lệnh cao cấp 3:Khi bắt đầu xây dựng chương trình thiết kế thân thiện tập lệnh, logic tiếp theo là xây dựng trực tiếp từ ngôn ngữ cao cấp. Bản đồ của tập lệnh.Nó không chỉ đơn giản là nhiệm vụ của người viết. Trình biên dịch, và còn cho phép trình biên dịch mã nguồn phát ra ít hơn mỗi dòng lệnh.Thiết kế của vi xử lý hiện đại, như 68000, thực hiện nhiều như vậy bao gồm hướng dẫn, tạo và gỡ bỏ chương trình của riêng gọi Stack frame.Ví dụ:Kiểm tra điều kiện DBCC, và chi nhánhRoxl xoay mở rộng tráiRTR trở lại và phục hồi mã tiến trình phát triển và mở rộng, trừ một số thập phânTrao đổi trao đổi đăng ký.Đăng ký CMP2 so sánh đối đầu với ràng buộc thấp hơn ràng buộc trênCISC theCISC thiết kế ra quyết định:Sử dụngTạo ra sự giàu có của tập lệnhXây dựng cao cấp tập lệnhDù sao, đó là ba quyết định dẫn đến CISC triết lý thiết kế của tất cả máy tính sẽ cho đến cuối những năm 80 thế kỷ 20, vẫn là mục đích chính của ngày hôm nay.(ghi chú: "CISC" không vào nhà thiết kế máy tính, từ đơn giản đến RISC - - - Đó là cách mọi người thiết kế máy tính. Xuất hiện)Bài học tiếp theo để thảo luận về tất cả các CISC thiết kế đặc điểm chung, và những đặc điểm về CISC máy hoạt động.Một đặc điểm CISC thiết kế. ProfileVà con chip trên xuất hiện từ những năm 70 của thập niên theo đường riêng độc đáo, nổi tiếng nhất chúng tôi gọi là "CISC thiết kế ra quyết định".Những con chip cũng có tập lệnh tương tự, và tương tự như kiến trúc phần cứng.Nói chung, tập lệnh được thiết kế để tiện hợp ngữ lập trình viên và phần cứng thiết kế là khá phức tạp.Tập lệnhHạn chế dẫn đến thiết kế CISC (chậm phát triển trí nhớ, với ít sự thật, sớm nhất viết bằng ngôn ngữ máy lắp ráp) cho CISC tập lệnh một số đặc điểm chung:Một định dạng 2-operand, đang hướng dẫn các nguồn và đích đến.Ví dụ, ADD lệnh "thêm # 5, D0" sẽ đăng ký đăng ký số 5 ở kết quả ở D0, D0 content.Đăng ký đăng ký đăng ký ức của trí nhớ, và đăng ký lệnh.Nhiều địa chỉ của ký ức chế độ, bao gồm cả chế độ chuyên nghiệp hóa, qua mảng IndexChiều dài biến hướng dẫn có chiều dài thường theo cách giải quyết khác nhau.Lệnh cần nhiều thời gian để thực hiện chu kỳ.Nếu một mệnh lệnh đang chạy trước khi cần thêm thông tin (ví dụ, nếu bộ xử lý cần đang chạy trước khi hai vị trí trong bộ nhớ đọc), thu thập thêm thông tin sẽ cần thêm chu kỳ, đồng hồ.Do đó, một số lệnh. Sẽ mất thời gian lâu hơn so với những người khác để thực hiện.Kiến trúc phần cứng.Hầu hết CISC kiến trúc phần cứng, có một vài đặc điểm chung:Giải mã lệnh logic phức tạp, được hướng dẫn cách duy nhất hỗ trợ nhiều địa chỉ cần điều khiển.Chút ít phổ biến đăng ký.Đây là hoạt động có thể trực tiếp với bộ nhớ và hạn chế không gian không cống hiến cho con chip giải mã lệnh, thi hành lệnh là kết quả trực tiếp, và bộ nhớ.Vài đặc biệt sử dụng đăng ký.Nhiều CISC thiết kế con trỏ Stack, nghiên cứu chuyên ngành đăng ký, xử lý ngắt, chờ đã.Thiết kế này có thể đơn giản hóa phần cứng, trong tập lệnh phức tạp hơn chi phí sản xuất."Tính năng đăng ký mã" là tác dụng phụ, hầu hết các chỉ dẫn.Đăng ký hoạt động này phản ánh một lần cuối cùng kết quả nhỏ hơn, bằng hoặc lớn hơn 0, và ghi lại một số điều kiện có sai lầm xảy ra.Máy CISC lý tưởngCISC bộ xử lý được thiết kế để thực hiện mỗi một lệnh tiếp theo một đường hướng dẫn hoàn toàn trước khi bắt đầu.Dù vậy, hầu hết các bộ xử lý sẽ hướng dẫn thi hành ngắt thành nhiều giai đoạn cụ thể, khi một giai đoạn kết thúc, kết quả xử lý sẽ chuyển đến giai đoạn tiếp theo.:Một lệnh từ bộ nhớ chính lấy ra.Hướng dẫn giải mã: điều khiển từ chương trình mã nhận dạng kiểu tiến hành hoạt động ở đâu, có thể tìm thấy những dữ liệu để vận hành, và cho kết quả.Nếu cần thiết, phải đọc từ bộ nhớ của bộ vi xử lý các thông tin bổ sung.Mệnh lệnh được thi hành.Điều khiển chương trình chắc chắn từ phần cứng mã mạch, sẽ hoạt động.Kết quả được ghi vào bộ nhớ.Ở một nơi lý tưởng để máy CISC, mọi nguyên vẹn. Chỉ cần một chu kỳ thời gian (tức là mỗi giai đoạn sẽ ở trong một chu kỳ đầy đủ. Một phần nhỏ), trên thực tế, đây là một cái máy, hướng dẫn thực hiện 1 lần tốc độ lớn nhất có thể.Một thực tế CISC máyTrong thực tế, một lệnh có thể cần nhiều đồng hồ mỗi con hươu