From the above result (in the table

From the above result (in the table), we can see that in the practical circumstance, the NAND gates are preferred for implementation logic because the delay is lower than NOR and the W/L ratio is balanced between PMOS and NMOS.

Kết quả (Việt) 1:

Từ kết quả ở trên (trong bảng), chúng ta có thể thấy rằng trong trường hợp thực tế, các cổng NAND được ưa thích để thực hiện logic vì sự chậm trễ là thấp hơn NOR và tỉ lệ W/L được cân bằng giữa PMOS và NMOS.

Kết quả (Việt) 2:

Từ kết quả trên (trong bảng), chúng ta có thể thấy rằng, trong điều kiện thực tế, các cổng NAND được ưa thích đối với logic thực hiện vì sự chậm trễ này là thấp hơn so với NOR và tỷ lệ W / L là cân bằng giữa PMOS và NMOS.