Assume that the content of the memo

Assume that the content of the memory is a 1, stored at Q. The read cycle is started by precharging both the bit lines to a logical 1, then asserting the word line WL, enabling both the access transistors. The second step occurs when the values stored in Q and Q are transferred to the bit lines by leaving BL at its precharged value and discharging BL through M1 and M5 to a logical 0 (i. e. eventually discharging through the transistor M1 as it is turned on because the Q is logically set to 1). On the BL side, the transistors M4 and M6 pull the bit line toward VDD, a logical 1 (i. e. eventually being charged by the transistor M4 as it is turned on because Q is logically set to 0). If the content of the memory was a 0, the opposite would happen and BL would be pulled toward 1 and BL toward 0. Then the BL and BL lines will have a small voltage difference between them while reaching a sense amplifier, which will sense which line has the higher voltage thus determining whether there was 1 stored or 0. The higher the sensitivity of the sense amplifier, the faster the speed of the read operation.

Kết quả (Việt) 1:

Giả sử rằng nội dung của bộ nhớ là một 1, được lưu trữ tại Q. Chu kỳ đọc bắt đầu bằng precharging cả các đường nối chút với một 1 hợp lý, sau đó khẳng định từ dòng WL, cho phép cả hai bóng bán dẫn truy cập các. Bước thứ hai xảy ra khi các giá trị được lưu trữ trong Q và Q được chuyển giao cho các dòng chút bởi để lại BL lúc giá trị của nó precharged và xả BL thông qua M1 và M5 hợp lý 0 (i. e. cuối cùng xả thông qua transistor M1 như nó được bật vì Q logic được thiết lập để 1). Ở phía bên BL, bóng bán dẫn M4 và M6 kéo dòng chút về hướng VDD, một hợp lý 1 (i. e. cuối cùng bị tính phí bởi transistor M4 như nó được bật vì Q một cách hợp lý được đặt thành 0). Nếu nội dung của bộ nhớ là một 0, đối diện sẽ xảy ra và BL sẽ được kéo về hướng 1 và BL về 0. Sau đó BL và BL dòng sẽ có một sự khác biệt điện áp nhỏ giữa chúng trong khi đạt đến một khuếch đại cảm giác, mà sẽ cảm nhận những dòng có điện áp cao hơn do đó xác định cho dù đó là 1 được lưu trữ hoặc 0. Cao hơn sự nhạy cảm của khuếch đại ý thức, nhanh hơn tốc độ của thao tác đọc.

Kết quả (Việt) 2:

Giả sử rằng các nội dung của bộ nhớ là 1, được lưu trữ tại Q. chu kỳ đọc được bắt đầu bởi precharging cả các dòng bit đến một logic 1, sau đó khẳng định dòng chữ WL, cho phép cả các bóng bán dẫn truy cập. Bước thứ hai xảy ra khi các giá trị được lưu trữ trong Q và Q được chuyển giao cho các đường bit bằng cách để lại BL tại giá trị của nó sạc sẵn và xả BL thông qua M1 và M5 đến một logic 0 (tức là cuối cùng xả qua transistor M1 như nó được bật vì Q là hợp lý thiết lập để 1). Về phía BL, các bóng bán dẫn M4 và M6 kéo dòng chút về phía VDD, một logic 1 (tức là cuối cùng được tính bởi các transistor M4 như nó được bật vì Q là hợp lý thiết lập là 0). Nếu nội dung của bộ nhớ là một 0, điều ngược lại sẽ xảy ra và BL sẽ được kéo về phía 1 và BL về phía 0. Sau đó các dòng BL và BL sẽ có một sự khác biệt điện áp nhỏ giữa chúng trong khi đạt được một bộ khuếch đại cảm giác, mà sẽ cảm nhận được đó dòng có điện áp cao hơn, xác định được liệu có 1 lưu trữ hoặc 0. cao độ nhạy của các bộ khuếch đại cảm giác, nhanh hơn tốc độ của các hoạt động đọc.