One way to reduce the amount of buf

One way to reduce the amount of buffering needed is to use multiple wavelengths. In the context of PPS, buffers correspond to fiber delay lines. Observe that we can store multiple packets at different wavelengths in the same delay line. We start by looking at a baseline architecture for an output-buffered switch using delay lines that do not make use of multiple wavelengths. Figure 12.19 shows such an implementation, which is equivalent to the output-buffered switch of Figure 12.16 with B buffers per output. Up to B slots of delay are provided per output by using a set of B delay lines per output. T denotes the duration of a time slot. If multiple input packets arriving in a time slot need to go to the same output, one of them is switched out while the others are delayed by different amounts and stored in the different delay lines, so that the output contention is resolved. Note that the set of delay lines together can store more than B packets simultaneously. For instance, a single K-slot delay line can hold up to K packets simultaneously. Therefore the total number of packets that can be held by the set of delay lines in Figure 12.19 is
1 + 2 + . . . + B = B(B + 1)/2. However, since we can have only one packet per slot transmitted out (or a total of B packets in B slots), the effective storage capacity of this set of delay lines is only B packets.
In its simplest form, we can use wavelengths internal to the switch to reduce the number of delay lines required. Figure 12.20 shows an example of such an outputbuffered switch [ZT98]. Instead of providing a set of delay lines per output, the delay lines are shared among all the outputs. Packets entering the switch are sent through a tunable wavelength converter device. At the output of the switch, the packets are sent through an arrayed waveguide grating (AWG). The wavelength selected by the tunable wavelength converter and the output switch fabric port to which the packet is switched together determine the delay line to which the packet is routed by the AWG. Figure 3.25 provides a description of how the AWG works in this configuration.
For example, consider the first input port on the AWG. From this port, wavelength λ1 is routed to delay line 0, wavelength λ2 is routed to the single-slot delay line, wavelength λ3 is routed to the two-slot delay line, and wavelength λB is routed to the B-slot delay line. In order to allow a packet at each input of the AWG to be routed to each possible delay line, we need the number of wavelengths, W = max(N, B), where N is the number of inputs. Thus the delay seen by a packet can be controlled by controlling the wavelength at the output of the tunable wavelength converter device. In this case, if we have two input packets on different ports destined to the
same output, their wavelengths are chosen such that one of them is delayed while the other is switched through. From a buffering perspective, this configuration is equivalent to the baseline configuration of Figure 12.19. Note that the TWCs must be on the inputs to the switch fabric (not at the outputs) since several packets may
leave a switch fabric output on one time slot, on different wavelengths. For instance, in one routing method, a packet bound for output port j is routed to output port j of the switch fabric. Its wavelength is chosen based on the delay
required. With the AWG design assumed above, an incoming packet bound for output 1, requiring a single-slot delay, would be converted to wavelength λ2 at the input, and switched to port 1 of the switch fabric.
Assuming the same traffic model as before, with ρ = 0.8, in order to obtain a packet loss probability of 10−6 for a 16× 16 switch, we need a total of 25 delay lines, instead of 25 delay lines per output for the case where only a single wavelength is used inside the switch. In Section 12.6, we will study other examples of switch configurations that use wavelengths internally to perform the switching and/or buffering functions.
We next consider the situation where we have a WDM network. In this case, multiple wavelengths are used on the transmission links themselves. We can gain further reduction in the shared buffering required compared to a single-wavelength system by making use of the statistical nature of bursty traffic across multiple wavelengths. Figure 12.21 shows a possible architecture [Dan97] for such a switch, again using tunable wavelength converters and delay lines. At the inputs to the switch, the wavelengths are demultiplexed and sent through tunable wavelength converters
and then into the switch fabric. The delay lines are connected to the output of the switch fabric. The W wavelengths destined for a given output port share a single set of delay lines. In this case, we have additional flexibility in dealing with contention. If two packets need to go out on the same output port, either they can be delayed in time, or they can be converted to different wavelengths and switched to the output po

Kết quả (Việt) 1:

Một trong những cách để giảm số lượng đệm cần là sử dụng nhiều bước sóng. Trong bối cảnh PPS, đệm tương ứng với sợi chậm trễ dòng. Quan sát chúng tôi có thể lưu trữ nhiều gói tại bước sóng khác nhau trong cùng một dòng chậm trễ. Chúng tôi bắt đầu bằng cách nhìn vào một kiến trúc cơ sở cho một chuyển đổi đầu ra có đệm bằng cách sử dụng dòng mà làm cho việc sử dụng nhiều bước sóng chậm trễ. Con số 12.19 cho thấy như vậy một cách hiện thực, đó là tương đương với chuyển đổi đầu ra có đệm của hình 12.16 với B đệm cho đầu ra. Lên đến B khe của sự chậm trễ được cung cấp cho mỗi đầu ra bằng cách sử dụng một tập hợp các B chậm trễ dòng mỗi đầu ra. T là thời gian của một khe thời gian. Nếu nhiều gói dữ liệu đầu vào đến trong một khe thời gian cần phải đi đến đầu ra tương tự, một trong số họ đã được bật ra trong khi những người khác đang bị trì hoãn bởi số tiền khác nhau và được lưu trữ trong các đường trễ khác nhau, do đó các ganh đua ra được giải quyết. Lưu ý rằng tập hợp của delay đường với nhau có thể lưu trữ nhiều hơn B gói dữ liệu cùng một lúc. Ví dụ, một đường chậm trễ K-khe cắm có thể chứa đến K gói dữ liệu cùng một lúc. Do đó là tổng số gói dữ liệu có thể được tổ chức bởi tập hợp của delay dòng trong hình 12.191 + 2 +... + B = B(B + 1)/2. Tuy nhiên, kể từ khi chúng tôi có thể có chỉ có một gói dữ liệu mỗi khe truyền ra (hoặc tổng số B túi trong khe cắm B), năng lực hiệu quả lưu trữ này tập hợp các dây chuyền chậm trễ là chỉ B gói.Trong hình thức đơn giản của nó, chúng tôi có thể sử dụng nội bộ để chuyển đổi bước sóng để giảm số lượng các dòng sự chậm trễ bắt buộc. Con số 12,20 cho thấy một ví dụ như một outputbuffered chuyển [ZT98]. Thay vì cung cấp một tập các chậm trễ dòng / đầu ra, các đường trễ được chia sẻ giữa tất cả các kết quả đầu ra. Các gói dữ liệu vào các chuyển đổi sẽ được gửi thông qua một thiết bị chuyển đổi bước sóng xung. Lúc đầu ra của chuyển đổi, các gói dữ liệu được gửi thông qua một waveguide arrayed Tấm lưới trải (AWG). Các bước sóng được lựa chọn bởi bộ chuyển đổi bước sóng xung và cổng vải chuyển đổi đầu ra mà gói chuyển sang cùng nhau xác định dòng chậm trễ mà gói tin được chuyển bởi AWG. Con số 3,25 cung cấp một mô tả về cách AWG hoạt động trong cấu hình này.Ví dụ, hãy xem xét đầu vào cổng đầu tiên trên AWG. Từ cổng này, bước sóng λ1 được định tuyến để trì hoãn dòng 0, bước sóng λ2 được định tuyến đến dòng khe cắm đơn chậm trễ, bước sóng λ3 được định tuyến đến dòng chậm trễ hai khe cắm và bước sóng λB được định tuyến đến dòng B-khe chậm trễ. Để cho phép các gói tin tại mỗi đầu vào của AWG sẽ được chuyển đến mỗi dòng có thể trì hoãn, chúng ta cần một số bước sóng, W = max (N, B), trong đó N là số đầu vào. Do đó sự chậm trễ được thấy bởi một gói dữ liệu có thể được kiểm soát bằng cách kiểm soát các bước sóng tại đầu ra thiết bị chuyển đổi bước sóng xung. Trong trường hợp này, nếu chúng ta có hai gói dữ liệu đầu vào khác nhau cổng mệnh để cácsản lượng cùng, bước sóng của họ được lựa chọn như vậy mà một trong số họ là bị trì hoãn trong khi các khác chuyển qua. Từ một quan điểm đệm, cấu hình này là tương đương với cấu hình cơ bản của con số 12.19. Lưu ý rằng các TWCs phải trên các đầu vào cho vải chuyển đổi (không phải ở đầu ra) kể từ khi một số gói có thểđể lại một sản lượng vải chuyển vào một khe thời gian trên các bước sóng khác nhau. Ví dụ, tại một trong những phương thức định tuyến, một gói bị ràng buộc cho đầu ra cổng j được chuyển đến đầu ra j port switch vải. Bước sóng của nó được chọn dựa trên sự chậm trễyêu cầu. Với thiết kế AWG giả định ở trên, một gói tin đến ràng buộc cho ra 1, đòi hỏi phải có một sự chậm trễ khe cắm duy nhất, sẽ được chuyển đổi sang bước sóng λ2 lúc đầu vào, và chuyển sang cổng 1 vải chuyển đổi.Giả sử các mô hình giao thông tương tự như trước, với ρ = 0,8, để có được một khả năng mất gói 10−6 cho 16 × 16 switch, chúng ta cần một tổng số 25-chậm trễ-dòng thay vì 25 chậm trễ dòng mỗi đầu ra cho các trường hợp mà chỉ là một bước sóng duy nhất được sử dụng trong việc chuyển đổi. Trong phần 12.6, chúng ta sẽ nghiên cứu các ví dụ khác của các cấu hình chuyển đổi sử dụng bước sóng trong nội bộ để thực hiện các chuyển đổi và/hoặc đệm chức năng.Chúng tôi tiếp theo xem xét tình hình mà chúng tôi có một mạng lưới WDM. Trong trường hợp này, nhiều bước sóng được sử dụng trên các liên kết truyền chính mình. Chúng tôi có thể đạt được giảm hơn nữa trong các chia sẻ đệm cần so sánh với một hệ thống đơn bước sóng bằng cách sử dụng tính chất thống kê lượng truy cập bursty qua nhiều bước sóng. Hình 12.21 Hiển thị một kiến trúc có thể [Dan97] chuyển như vậy, một lần nữa bằng cách sử dụng bộ chuyển đổi bước sóng xung và chậm trễ dòng. Lúc đầu vào đến switch, các bước sóng được demultiplexed và gửi thông qua bộ chuyển đổi bước sóng xungvà sau đó vào vải chuyển đổi. Các dòng sự chậm trễ được kết nối với đầu ra của chuyển đổi vải. Bước sóng W mệnh cho một sản lượng nhất định cổng chia sẻ một bộ duy nhất của sự chậm trễ dòng. Trong trường hợp này, chúng tôi có thêm tính linh hoạt trong việc đối phó với ganh đua. Nếu hai gói tin cần phải đi ra ngoài vào cổng đầu ra tương tự, hoặc họ có thể bị trì hoãn trong thời gian, hoặc họ có thể được chuyển đổi sang bước sóng khác nhau và chuyển sang đầu ra po

Kết quả (Việt) 2:

Một cách để giảm lượng đệm cần thiết là sử dụng nhiều bước sóng. Trong bối cảnh của PPS, đệm tương ứng với đường dây cáp quang chậm trễ. Nhận thấy rằng chúng ta có thể lưu trữ nhiều các gói tin ở các bước sóng khác nhau trong dòng chậm trễ như vậy. Chúng tôi bắt đầu bằng cách nhìn vào một kiến trúc cơ sở cho một công tắc đầu ra đệm sử dụng các đường chậm trễ mà không sử dụng nhiều bước sóng. Hình 12,19 show như một thực hiện, đó là tương đương với việc chuyển đổi đầu ra đệm của hình 12,16 với bộ đệm B cho mỗi đầu ra. Lên đến khe cắm B của sự chậm trễ được cung cấp cho mỗi đầu ra bằng cách sử dụng một tập các dòng chậm trễ B cho mỗi đầu ra. T biểu thị thời gian của một khe thời gian. Nếu nhiều gói tin đầu vào đến trong một khoảng thời gian cần để đi đến cùng một đầu ra, một trong số đó được chuyển ra ngoài trong khi những người khác đang bị trì hoãn bởi số tiền khác nhau và được lưu trữ trong các dòng chậm trễ khác nhau, do đó các tranh đầu ra đã được giải quyết. Lưu ý rằng tập hợp các dòng chậm trễ cùng có thể lưu trữ nhiều hơn các gói B cùng một lúc. Ví dụ, một K-khe trễ duy nhất có thể chứa đến K gói cùng một lúc. Do đó tổng số lượng gói tin có thể được tổ chức bởi tập các dòng chậm trễ trong hình 12.19 là
1 + 2 +. . . + B = B (B + 1) / 2. Tuy nhiên, kể từ khi chúng ta có thể chỉ có một gói mỗi khe truyền ra (hoặc tổng số gói tin B trong khe B), dung lượng lưu trữ hiệu quả của tập hợp các đường chậm chỉ gói B.
Ở dạng đơn giản nhất, chúng ta có thể sử dụng các bước sóng nội bộ để chuyển đổi để giảm số lượng các dòng chậm trễ yêu cầu. Hình 12.20 cho thấy một ví dụ về một công tắc outputbuffered như vậy [ZT98]. Thay vì cung cấp một tập các dòng chậm trễ cho mỗi đầu ra, các đường chậm trễ được chia sẻ giữa tất cả các kết quả đầu ra. Gói vào switch được gửi thông qua một thiết bị chuyển đổi bước sóng du dương. Tại đầu ra của chuyển đổi, các gói tin được gửi thông qua một cách tử ống dẫn sóng dàn trận (AWG). Các bước sóng của bộ chuyển đổi bước sóng du dương và cảng vải chuyển đổi đầu ra mà gói tin được chuyển cùng nhau xác định trễ lựa chọn để mà gói tin được định tuyến bởi AWG. Hình 3.25 cung cấp một mô tả về cách AWG làm việc trong cấu hình này.
Ví dụ, hãy xem xét các cổng đầu vào đầu tiên trên AWG. Từ cảng này, bước sóng λ1 được định tuyến để trì hoãn dòng 0, bước sóng λ2 được định tuyến đến trễ đơn khe, bước sóng λ3 được định tuyến đến trễ hai khe, và bước sóng λB được định tuyến đến trễ B-khe. Để cho phép một gói tin tại mỗi đầu vào của AWG để được chuyển đến từng đường chậm trễ có thể, chúng ta cần số lượng bước sóng, W = max (N, B), trong đó N là số lượng đầu vào. Như vậy sự chậm trễ nhìn thấy một gói tin có thể được kiểm soát bằng cách kiểm soát các bước sóng tại đầu ra của các thiết bị chuyển đổi bước sóng du dương. Trong trường hợp này, nếu chúng ta có hai gói đầu vào trên các cổng khác nhau mệnh để các
đầu ra tương tự, bước sóng của họ được lựa chọn như vậy mà một trong số họ bị trì hoãn trong khi khác được chuyển qua. Từ góc độ đệm, cấu hình này là tương đương với cấu hình cơ bản của hình 12.19. Lưu ý rằng các TWCs phải được trên các đầu vào cho vải chuyển đổi (không phải tại các đầu ra) từ vài gói có thể
để lại một đầu ra chuyển đổi vải trên một khe thời gian, trên bước sóng khác nhau. Ví dụ, trong một phương pháp định tuyến, một gói ràng buộc đối với cổng ra j được định tuyến đến cổng đầu ra j của vải chuyển đổi. Bước sóng của nó được lựa chọn dựa trên sự chậm trễ
yêu cầu. Với thiết kế AWG giả định ở trên, một gói tin đến ràng buộc đối với sản lượng 1, đòi hỏi một sự chậm trễ đơn khe, sẽ được chuyển đổi bước sóng λ2 ở đầu vào, và chuyển sang cổng 1 của vải chuyển đổi.
Giả sử các mô hình giao thông như trước, với ρ = 0,8, để có được một xác suất mất gói là 10-6 cho một switch 16 × 16, chúng ta cần tổng cộng 25 dòng chậm trễ, thay vì 25 đường chậm cho mỗi đầu ra cho trường hợp chỉ có một bước sóng duy nhất được sử dụng bên trong công tắc. Trong phần 12.6, chúng tôi sẽ nghiên cứu ví dụ khác về cấu hình chuyển đổi sử dụng bước sóng trong nội bộ để thực hiện các chuyển mạch và / hoặc chức năng đệm.
Tiếp theo chúng ta xem xét các tình huống mà chúng ta có một mạng WDM. Trong trường hợp này, nhiều bước sóng được sử dụng trên truyền liên kết bản thân. Chúng ta có thể đạt được giảm hơn nữa trong đệm chia sẻ yêu cầu so với một hệ thống duy nhất có bước sóng bằng cách sử dụng các tính chất thống kê lưu lượng bùng phát trên nhiều bước sóng. Hình 12,21 cho thấy một kiến trúc có thể [Dan97] cho một công tắc như vậy, một lần nữa sử dụng có thể điều hướng chuyển đổi bước sóng và dòng chậm trễ. Tại các đầu vào để chuyển đổi, các bước sóng được demultiplexed và gửi thông qua bộ chuyển đổi bước sóng du dương
và sau đó nhập vào cơ cấu chuyển đổi. Các đường chậm được nối với đầu ra của vải chuyển đổi. Các bước sóng W mệnh cho một cổng đầu ra cho chia sẻ một tập duy nhất của dòng chậm trễ. Trong trường hợp này, chúng ta phải linh hoạt bổ sung trong việc đối phó với các tranh chấp. Nếu hai gói cần phải đi ra ngoài trên cổng đầu ra tương tự, hoặc là họ có thể bị trì hoãn trong thời gian, hoặc họ có thể được chuyển đổi sang các bước sóng khác nhau và chuyển sang po đầu ra