A library from standard-cell techno

A library from standard-cell technology normally consists
of several dozen to several hundred cells, including combinational, sequential and interface
cells. Combinational cells consist of simple gates, such as and, or, nand, nor, xor etc.,
and sometimes slightly complex circuits, such as 1-bit full adder, 1-bit 2-to-1 multiplexer
etc. A simple hypothetical technology library with seven cells is shown in Figure 6.9. The
columns are the name of the cell, its relative area (cost), its symbol and its normal form.
The now form,which represents a cell using 2-input nand gates and inverters, is used to
facilitate the mapping process.
The cells of a technology library are optimized and tuned for a particular technology.
They are manually designed from scratch at the transistor level rather than being based on
simple logic gates. For example, if the aoi cell is implemented using the simpler nand2
and not cells, its area is 11,which is about four times the area of the nand2 cell. However,
if it is implemented directly at the transistor level, its area is 5 , which is about twice the area
of the nand2 cell. This explains why there are many different primitive cells in a typical
standard-cell library. Furthermore, since fine adjustments can be made at the transistor
level,multiple cells of different area-delay trade-offs may exist for the same logic function.
The mapping can best be illustrated by the example shown in Figure 6.10. The initial
mapping in Figure 6.10(a) is a trivial one-to-onegate-to-cell translation and its area is 31.
The better one, in Figure 6.10(b), is optimized and its area is reduced to 17. Although this is a simple example, it demonstrates the importance of good mapping as well as the
complexity of the technology mapping process.

Kết quả (Việt) 1:

Một thư viện từ công nghệ tế bào tiêu chuẩn thông thường bao gồmtrong một vài chục đến vài trăm tế bào, bao gồm luận, tuần tự và giao diệnCác tế bào. Luận các tế bào bao gồm cổng đơn giản, chẳng hạn như và, hoặc, nand, cũng, xor v.v..,và đôi khi hơi phức tạp mạch, chẳng hạn như 1 bit full adder, 1 bit 2-to-1 đavv. Thư viện công nghệ giả thiết đơn giản với bảy các tế bào được hiển thị ở hình 6.9. Cáccột là tên của các tế bào, diện tích tương đối của nó (chi phí), biểu tượng của nó và hình thức bình thường của nó.Các hình thức bây giờ, đại diện cho một tế bào bằng cách sử dụng đầu vào 2 nand gates và biến tần, là được sử dụng đểtạo thuận lợi cho quá trình lập bản đồ.Các tế bào của một thư viện công nghệ tối ưu hóa và điều chỉnh cho một công nghệ cụ thể.Chúng được thiết kế theo cách thủ công từ đầu tại cấp độ transistor chứ không phải là dựa trêncổng logic đơn giản. Ví dụ, nếu các tế bào aoi được thực hiện bằng cách sử dụng đơn giản nand2và không phải tế bào, diện tích là 11, đó là khoảng bốn lần diện tích của các tế bào nand2. Tuy nhiên,Nếu nó được thực hiện trực tiếp ở cấp bóng bán dẫn, diện tích là 5, đó là khoảng hai lần diện tíchtế bào nand2. Điều này giải thích lý do tại sao có rất nhiều tế bào khác nhau nguyên thủy trong một điển hìnhthư viện di động tiêu chuẩn. Hơn nữa, kể từ khi Mỹ điều chỉnh có thể được thực hiện tại transistorcấp, nhiều tế bào của các khu vực khác nhau, sự chậm trễ thương mại-offs có thể tồn tại cho các chức năng tương tự logic.Ánh xạ tốt nhất có thể được minh họa bằng ví dụ minh hoạ trong hình 6.10. Ban đầulập bản đồ ở con số 6.10(a) là bản dịch một-to-onegate-để-di động tầm thường và diện tích là 31.Một tốt hơn, trong hình 6.10(b), được tối ưu hóa và diện tích là giảm đến 17. Mặc dù đây là một ví dụ đơn giản, nó chứng tỏ tầm quan trọng của lập bản đồ tốt cũng như cácsự phức tạp của quá trình công nghệ lập bản đồ.

Kết quả (Việt) 2:

Một thư viện từ tiêu chuẩn công nghệ tế bào bình thường bao gồm
vài chục đến vài trăm tế bào, bao gồm tổ hợp, tuần tự và giao diện
tế bào. Tế bào tổ hợp bao gồm cửa đơn giản, chẳng hạn như and, or, nand, cũng không, xor, vv,
và mạch đôi khi hơi phức tạp, chẳng hạn như bộ cộng đầy đủ 1-bit, 1-bit 2-to-1 đa
, vv Một thư viện công nghệ giả thuyết đơn giản với bảy tế bào được thể hiện trong hình 6.9. Các
cột là tên của các tế bào, diện tích tương đối của nó (chi phí), biểu tượng của nó và hình thức bình thường của nó.
Các nay tạo thành, đại diện cho một tế bào sử dụng các cổng NAND 2 đầu vào và biến tần, được sử dụng để
tạo thuận lợi cho quá trình lập bản đồ.
Các tế bào của một thư viện công nghệ được tối ưu hóa và điều chỉnh cho một công nghệ cụ thể.
Chúng được thiết kế bằng tay từ đầu ở mức độ bóng bán dẫn hơn là dựa trên
các cổng logic đơn giản. Ví dụ, nếu các tế bào aoi được thực hiện bằng cách sử dụng nand2 đơn giản
và không phải tế bào, diện tích của nó là 11, đó là khoảng bốn lần diện tích của tế bào nand2. Tuy nhiên,
nếu nó được thực hiện trực tiếp ở cấp bóng bán dẫn, diện tích của nó là 5, đó là khoảng hai lần diện tích
của tế bào nand2. Điều này giải thích tại sao có rất nhiều tế bào nguyên thủy khác nhau trong một điển hình
tiêu chuẩn thư viện cell. Hơn nữa, kể từ khi điều chỉnh tiền phạt có thể được thực hiện tại các transistor
cấp, nhiều tế bào của khu vực-delay thương mại-off khác nhau có thể tồn tại cho các chức năng logic tương tự.
Việc lập bản đồ tốt nhất có thể được minh họa bằng những ví dụ thể hiện trong hình 6.10. Các ban đầu
lập bản đồ trong hình 6.10 (a) là một tầm thường một-onegate-to-cell dịch và diện tích của nó là 31.
Các một tốt hơn, trong hình 6.10 (b), được tối ưu hóa và khu vực của nó là giảm đến 17. Mặc dù đây là một ví dụ đơn giản, nó cho thấy được tầm quan trọng của bản đồ tốt cũng như sự
phức tạp của quá trình lập bản đồ công nghệ.

Kết quả (Việt) 3:

Pin chuẩn công nghệ thường bao gồm thư việnVài chục đến vài trăm một tế bào, bao gồm tổ hợp, trình tự và giao diệnTế bào.Sự kết hợp của các tế bào đơn giản gồm cửa, như AND, or, XOR chờ NANDStencils, NOR,Đôi khi hơi phức tạp một mạch, như toàn bộ cộng, 1 2 1 MUXStencilsNhư đồ 6.9 đã - si, một bản đồ kho kỹ thuật đơn giản. Giả sử như những sê - 7.Cái nàyTên của các tế bào, nó tương đối diện tích (chi phí), biểu tượng của nó và nó thường có hình dạng.Bây giờ form, đó là dùng 2 nhập cổng NAND và đơn vị, dùng đểTiện quá trình vẽ bản đồ.Một tế bào của thư viện công nghệ đã tiến hành điều chỉnh tối ưu hóa và một đặc điểm kỹ thuật.Họ điều khiển bắt đầu lại từ đầu. Trong giai đoạn thiết kế transistor, chứ không phải dựa trênCổng logic đơn giản.Ví dụ, nếu chúng ta sử dụng tế bào đơn giản là NAND2 thực hiệnVà không phải tế bào, nó có diện tích là 11, đây là khu vực tế bào NAND2 khoảng 4 lần.Tuy nhiên,Nếu nó là transistor thực hiện trực tiếp ở cấp, nó có diện tích là 5, đây là khu vực hai lầnNAND2 của tế bào.Điều này giải thích tại sao có nhiều tế bào gốc trong một điển hìnhThư viện chuẩn đơn vị.Ngoài ra, do được điều chỉnh, có thể ở transistorMức độ khác nhau của nhiều khu vực của một tế bào. Sự chậm trễ có thể tồn tại cùng một chức năng logic.Tốt nhất nên bản đồ có thể thông qua bản đồ đất như những mẫu vật của Sê - 6.10 đến giúp.Ban đầu,Đồ 6.10 đồ (A) là một con người bình thường onegate dịch tế bào và diện tích 31.Tốt hơn cho một đồ thị, trong 6.10 (B), tiến hành tối ưu hóa, chiếm diện tích giảm đến 17.Mặc dù đây là một ví dụ đơn giản. Tốt, nó cho thấy tầm quan trọng của bản đồ, vàQuá trình lập bản đồ kỹ thuật phức tạp.