• 3: negligible amount of resources

• 3: negligible amount of resources (< 1 kcells)
2.9 Power consumption
The power consumption of the generator is related to its randomness source (e.g. oscillator),
to the clock frequency employed and to the algorithm agility. In power-critical
applications, the generator can be stopped, when it is not employed. However, the
possibility to control the bit-stream generation can be potentially used to attack the
generator.
In order to evaluate generator principles, we propose to classify the power consumption
in the following manner:
Power consumption (PC):
• 1: high
• 2: acceptable
• 3: low
2.10 Other design issues
In comparison to the implementation of TRNGs in Application Specific Integrated Circuits
(ASICs) their realization in FPGAs much more restricted. Many TRNGs implemented
in ASICs used analog components to generate randomness (e.g. chaos-based
TRNGs using analog to digital converters, free-running oscillator-based generators using
thermal noise from diodes and resistors, etc.) and to process randomness (e.g. operational
amplifiers, comparators, etc.). Most of these functional blocks are not available
in FPGAs in general, however, some of them can be available in selected families, e.g.
RC oscillator present in Actel Fusion FPGA, analog PLLs existing in Altera and Actel
families but not in old Xilinx families.
The fact that the generator uses resources that are available in FPGAs, does not automatically
mean that it is implementable in this kind of devices. The range of tolerances
of some technology parameter can be such, that it avoids a reliable implementation of
the generator. The parameter, that limits the generator implementation in FPGA the
most often, is the availability of routing resources and their characteristics. Some generators
need routing that is perfectly balanced. This necessitates a perfect control of
the module placement (e.g. symmetrical placement of two modules in relationship to
another module) and routing. While most of FPGA design tools allow precise placement
control, the routing process is difficult or impossible to control (e.g. in Altera
and Actel families). Even if the routing can be partially or totally controlled (e.g. Xilinx
families), the delays of the configurable routing net vary so much from device to
device, that it is impossible to balance module interconnections in a general manner
and the design will be device dependent, i.e. it should be balanced manually device
by device. This manual intervention is not acceptable from the point of view of the
generator’s practical implementation.
14

Kết quả (Việt) 1:

• 3: số lượng không đáng kể tài nguyên (< 1 kcells)2,9 tiêu thụ điện năngĐiện năng tiêu thụ của các máy phát điện là liên quan đến nguồn ngẫu nhiên (vd: dao động),để đồng hồ tần số làm việc và sự nhanh nhẹn của thuật toán. Trong sức mạnh quan trọngứng dụng, các máy phát điện có thể được ngừng lại, khi nó không làm việc. Tuy nhiên, cáckhả năng để kiểm soát các thế hệ dòng bit có khả năng có thể được sử dụng để tấn công cácMáy phát điện.Để đánh giá nguyên tắc máy phát điện, chúng tôi đề xuất để phân loại các tiêu thụ điện năngtheo cách thức sau đây:Tiêu thụ điện năng (PC):• 1: cao• 2: chấp nhận được• 3: thấp2.10 các vấn đề thiết kếSo với thực hiện của TRNGs trong ứng dụng cụ thể mạch tích hợp(ASICs) của họ thực hiện trong FPGAs hơn nhiều hạn chế. Nhiều TRNGs thực hiệntrong ASICs sử dụng tương tự các thành phần để tạo ra ngẫu nhiên (ví dụ: chaos dựa trênTRNGs bằng cách sử dụng bộ chuyển đổi analog sang kỹ thuật số, bằng cách sử dụng máy phát điện dựa trên dao động từ miễn phí chạyThermal tiếng ồn từ các diode và điện trở, v.v..) và để xử lý ngẫu nhiên (vd: hoạt độngbộ khuếch đại, comparators, vv). Hầu hết các khối chức năng không có sẵntại FPGAs nói chung, Tuy nhiên, một số người trong số họ có thể có sẵn trong gia đình đã chọn, ví dụ:RC dao động xuất hiện trong Actel Fusion FPGA, PLLs tương tự sẵn có ở Altera và Actelgia đình có nhưng không có trong gia đình có Xilinx cũ.Một thực tế rằng các máy phát điện sử dụng nguồn tài nguyên có sẵn trong FPGAs, không không tự độngcó nghĩa là nó implementable trong loại thiết bị. Phạm vi dung saimột số công nghệ tham số có thể là như vậy, mà nó đã tránh né một thực hiện đáng tin cậy củaMáy phát điện. Các tham số, giới hạn việc thực hiện phát điện FPGA cácthông thường, là sự sẵn có của định tuyến nguồn, có đặc điểm của họ. Một số máy phát điệncần định tuyến mà hoàn toàn cân bằng. Điều này đòi hỏi phải kiểm soát hoàn hảo củavị trí mô-đun (ví dụ như đối xứng vị trí của hai mô-đun trong mối quan hệmodule khác) và định tuyến. Trong khi hầu hết các công cụ thiết kế FPGA cho phép vị trí chính xáckiểm soát, quá trình định tuyến là khó khăn hoặc không thể kiểm soát (ví dụ như tại Alteravà Actel gia đình). Ngay cả khi các tuyến có thể là một phần hoặc hoàn toàn kiểm soát (ví dụ: Xilinxgia đình), sự chậm trễ của cấu hình định tuyến mạng khác nhau rất nhiều từ điện thoạithiết bị, nó là không thể để cân bằng mô-đun interconnections một cách tổng quátvà thiết kế sẽ là thiết bị phụ thuộc, tức là nó nên được cân bằng theo cách thủ công thiết bịbởi thiết bị khác. Sự can thiệp thủ công này là không thể chấp nhận từ điểm nhìn của cácthực hiện thực tế của máy phát điện.14

Kết quả (Việt) 2:

• 3: số tiền không đáng kể các nguồn lực (<1 kcells)
tiêu thụ 2,9 Công suất
tiêu thụ điện của máy phát điện có liên quan đến nguồn của nó ngẫu nhiên (ví dụ như dao động),
với tần số đồng hồ làm việc và sự nhanh nhẹn thuật toán. Trong điện quan trọng
ứng dụng, máy phát điện có thể được dừng lại, khi nó không được sử dụng. Tuy nhiên,
khả năng để kiểm soát hệ chút dòng có thể có khả năng sử dụng để tấn công
. Máy phát điện
Để đánh giá các nguyên tắc máy phát điện, chúng tôi đề xuất để phân loại tiêu thụ điện năng
trong các cách sau đây:
Công suất tiêu thụ (PC):
• 1: cao
• 2: chấp nhận được
• 3: thấp
2.10 vấn đề thiết kế khác
so với việc thực hiện các TRNGs trong ứng dụng mạch tích hợp cụ thể
(ASICs) thực hiện của họ trong FPGAs nhiều hạn chế. Nhiều TRNGs thực hiện
trong ASICs sử dụng các thành phần tương tự để tạo ra ngẫu nhiên (ví dụ như sự hỗn loạn trên
TRNGs sử dụng tương tự để chuyển đổi kỹ thuật số, miễn phí chạy máy phát dao động dựa trên sử dụng
tiếng ồn nhiệt từ điốt và điện trở, vv) (ví dụ như hoạt động và xử lý ngẫu nhiên
các bộ khuếch đại, bộ so sánh, vv). Hầu hết các khối chức năng không có sẵn
trong FPGA nói chung, tuy nhiên, một số trong số họ có thể có sẵn trong các gia đình lựa chọn, ví dụ như
bộ dao động RC hiện diện trong Actel Fusion FPGA, PLLs tương tự hiện có trong Altera và Actel
gia đình nhưng không phải trong gia đình Xilinx cũ.
Các thực tế là các máy phát điện sử dụng các nguồn lực có sẵn trong FPGA, không tự động
có nghĩa là nó là thực hiện được trong các loại hình thiết bị. Phạm vi của các dung sai
của một số thông số công nghệ có thể được như vậy, mà nó tránh một thực hiện đáng tin cậy của
các máy phát điện. Các thông số, giới hạn việc thực hiện phát điện trong FPGA
thường nhất, là sự sẵn có của các nguồn lực định tuyến và đặc điểm của họ. Một số máy phát
cần định tuyến đó là hoàn toàn cân bằng. Điều này đòi hỏi một điều khiển hoàn hảo của
vị trí module (ví dụ như vị trí đối xứng của hai mô-đun trong mối quan hệ với
một module) và định tuyến. Trong khi hầu hết các công cụ thiết kế FPGA cho phép vị trí chính xác
điều khiển, quá trình định tuyến là rất khó hoặc không thể kiểm soát (ví dụ như trong Altera
gia đình và Actel). Ngay cả khi định tuyến có thể được một phần hoặc hoàn toàn kiểm soát (ví dụ như Xilinx
gia đình), sự chậm trễ của mạng định tuyến cấu hình khác nhau rất nhiều từ thiết bị đến
thiết bị, rằng không thể để cân bằng mối liên kết mô-đun một cách tổng quát
và thiết kế sẽ là thiết bị phụ thuộc , tức là nó phải được cân bằng tay thiết bị
của thiết bị. Can thiệp bằng tay này là không thể chấp nhận được từ điểm nhìn của người
thực hiện thực tế của máy phát.
14