4.4 List the following values:a. Fo

4.4 List the following values:
a. For the direct cache example of Figure 4.10: address length, number of addressable
units, block size, number of blocks in main memory, number of lines in cache,
size of tag
b. For the associative cache example of Figure 4.12: address length, number of addressable
units, block size, number of blocks in main memory, number of lines in
cache, size of tag
c. For the two-way set-associative cache example of Figure 4.15: address
length, number of addressable units, block size, number of blocks in main
memory, number of lines in set, number of sets, number of lines in cache, size
of tag
4.5 Consider a 32-bit microprocessor that has an on-chip 16-KByte four-way set-associative
cache.Assume that the cache has a line size of four 32-bit words. Draw a block diagram
of this cache showing its organization and how the different address fields are
used to determine a cache hit/miss. Where in the cache is the word from memory location
ABCDE8F8 mapped?
4.6 Given the following specifications for an external cache memory: four-way set associative;
line size of two 16-bit words; able to accommodate a total of 4K 32-bit words
from main memory; used with a 16-bit processor that issues 24-bit addresses. Design
the cache structure with all pertinent information and show how it interprets the
processor’s addresses.
4.7 The Intel 80486 has an on-chip, unified cache. It contains 8 KBytes and has a four-way
set-associative organization and a block length of four 32-bit words. The cache is organized
into 128 sets. There is a single “line valid bit” and three bits, B0, B1, and B2
(the “LRU” bits), per line. On a cache miss, the 80486 reads a 16-byte line from main
memory in a bus memory read burst. Draw a simplified diagram of the cache and
show how the different fields of the address are interpreted.

Kết quả (Việt) 1:

4.4 danh sách các giá trị sau:a. ví dụ trực tiếp bộ nhớ cache của hình 4.10: chiều dài, số lượng các đầu báo địa chỉCác đơn vị, chặn kích thước, số lượng các khối trong bộ nhớ chính, số dòng trong bộ nhớ cache,Kích thước của thẻb. ví dụ kết hợp bộ nhớ cache của hình 4.12: chiều dài, số lượng các đầu báo địa chỉCác đơn vị, kích thước khối, số lượng các khối trong bộ nhớ chính, số dòng trongbộ nhớ cache, kích thước của thẻc. ví dụ bộ nhớ cache tập kết hợp hai chiều của hình 4.15: địa chỉchiều dài, số đơn vị báo, kích thước khối, số lượng các khối trong chínhbộ nhớ, số dòng trong tập hợp, số lượng các bộ, số dòng trong bộ nhớ cache, kích thướcsố thẻ4.5 xem xét một vi xử lý 32-bit có trên một con chip 16-KByte bốn cách kết hợp bộbộ nhớ cache. Giả định rằng bộ nhớ cache có kích thước đường bốn từ 32-bit. Vẽ sơ đồ khốicủa bộ đệm này hiển thị các tổ chức của nó và làm thế nào các trường địa chỉ khác nhau làđược sử dụng để xác định một bộ nhớ cache hit/Hoa hậu. Trong bộ nhớ cache đâu từ từ vị trí bộ nhớABCDE8F8 ánh xạ?4.6 được đưa ra các thông số kỹ thuật sau đây đối với một bộ nhớ cache ngoài: bốn cách thiết lập kết hợp;đường kích thước của hai 16-bit từ; có thể chứa tổng cộng 4K 32-bit từtừ bộ nhớ chính; sử dụng bộ vi xử lý 16-bit 24-bit địa chỉ các vấn đề. Thiết kếbộ nhớ cache của cấu trúc với tất cả các thông tin cần thiết và hiển thị như thế nào giải thích cácđịa chỉ của bộ vi xử lý.4.7 Intel 80486 có một bộ nhớ cache trên chip, thống nhất. Nó chứa 8 KBytes và có bốn cáchtổ chức tập hợp kết hợp và một chiều dài của bốn từ 32-bit. Bộ nhớ cache tổ chứcvào bộ 128. Đó là một đĩa đơn "dòng hợp lệ chút" và ba bit, B0, B1 và B2(bit "LRU"), mỗi dòng. Trên một bộ nhớ cache bỏ lỡ, 80486 đọc một dòng 16 byte từ chínhbộ nhớ trong một xe bus bộ nhớ đọc bùng nổ. Vẽ một sơ đồ đơn giản của bộ nhớ cache vàHiển thị như thế nào các lĩnh vực khác nhau của địa chỉ được giải thích.

Kết quả (Việt) 2:

4.4 Liệt kê các giá trị sau:
a. Đối với ví dụ bộ nhớ cache trực tiếp Hình 4.10: chiều dài địa chỉ, số địa chỉ
đơn vị, kích thước khối, số khối trong bộ nhớ chính, số dòng trong bộ nhớ cache,
kích thước của thẻ
b. Đối với ví dụ Cache liên kết của Hình 4.12: chiều dài địa chỉ, số địa chỉ
đơn vị, kích thước khối, số khối trong bộ nhớ chính, số dòng trong
bộ nhớ cache, kích thước của thẻ
c. Đối với hai chiều thiết kết hợp ví dụ bộ nhớ cache của Hình 4.15: Địa chỉ
chiều dài, số lượng các đơn vị địa chỉ, kích thước khối, số khối trong chính
bộ nhớ, số dòng trong bộ, số bộ, số dòng trong bộ nhớ cache, kích thước
của thẻ
4.5 Xem xét một bộ vi xử lý 32-bit có 16 Kbyte bốn chiều thiết kết hợp trên chip
bộ nhớ cache. Giả sử rằng bộ nhớ cache có kích thước đường của bốn từ 32-bit.
Vẽ một sơ đồ khối của bộ nhớ cache này cho thấy tổ chức của nó và làm thế nào các trường địa chỉ khác nhau được
sử dụng để xác định một bộ nhớ cache hit / miss. Trường hợp trong bộ nhớ cache là từ từ vị trí bộ nhớ
ABCDE8F8 ánh xạ?
4.6 Với các thông số kỹ thuật sau đây cho một bộ nhớ cache bên ngoài: bốn cách thiết lập liên kết;
kích thước đường của hai từ 16-bit; có khả năng chứa tổng cộng 4K từ 32-bit
từ bộ nhớ chính; sử dụng với một bộ xử lý 16-bit mà phát địa chỉ 24-bit. Thiết kế
cấu trúc bộ nhớ cache với tất cả các thông tin thích hợp và chỉ ra cách nó diễn giải các
địa chỉ của bộ xử lý.
4.7 Intel 80486 có một on-chip, thống nhất bộ nhớ cache.
Nó chứa 8 KBytes và có bốn chiều để tổ chức thiết kết và chiều dài khối của bốn từ 32-bit. Cache được tổ chức
vào 128 bộ. Có một "dòng bit hợp lệ" và ba bit, B0, B1, B2 và
(các "LRU" bit), mỗi dòng. Trên một cache, 80486 lần đọc một dòng 16 byte từ chính
bộ nhớ trong một bus bộ nhớ đọc nổ. Vẽ một sơ đồ đơn giản của bộ nhớ cache và
cho thấy cách các lĩnh vực khác nhau của địa chỉ được giải thích.

Kết quả (Việt) 3:

Danh sách các giá trị của 4.4 giáp các đô thị:Đối với đồ thị của bộ nhớ cache 4.10 trực tiếp. Ví dụ: địa chỉ số của chiều dài, có địa chỉĐơn vị, kích cỡ khối, trong bộ nhớ chính, trong bộ nhớ cache được đếm,Kích cỡ thẻĐược sử dụng như đồ 4.12 đã si - chem. Thí dụ: địa chỉ của bộ nhớ cache kết nối dài, có địa chỉ sốĐơn vị, kích cỡ khối, trong bộ nhớ chính, số dòngCỡ bộ nhớ tạm thẻDùng để thiết lập kết nối của bộ nhớ cache bộ hai chiều, như bản đồ địa chỉ 4.15:Chiều dài của đơn vị, có địa chỉ số, kích cỡ khối, khối nhà chính có số lượngBộ nhớ, tập hợp các số dòng bộ nhớ cache, tập hợp số, trong số hàng, kích thước.Nhãn4,5 cân nhắc một vi xử lý 32 bit, có trên phim 16 byte của nhóm 4 đường kết nốiBộ nhớ cache, bộ nhớ cache có một giả thuyết 4 bit 32 bit được kích cỡ.Vẽ sơ đồHiện nó có tổ chức và địa chỉ của các lĩnh vực khác nhau như thế nàoĐược dùng để xác định bộ nhớ cache, trúng / bỏ lỡ.Ở trong bộ nhớ cache từ vị trí là từ vị tríAbcde8f8 mapping?Ngoài các thông số kỹ thuật của bộ nhớ cache 4.6 sau đây: 4 nhóm kết nối đường;Hai 16 bit của dòng chữ lớn nhỏ; có thể thích ứng với cả 4K 32 - bit.Từ bộ nhớ chính; sử dụng một bộ vi xử lý 16 bit, vấn đề 24 bit địa chỉ.Thiết kế.Bộ nhớ cache cấu trúc với tất cả các thông tin, và cho thấy đó là cách giải thích.Xử lý địa chỉ.4.7 Intel 80486 có một miếng đệm trên, thống nhất.Nó chứa 8 byte, có 4Thiết lập tổ chức liên quan với bốn khối có độ dài từ 32 - bit.Nên nhớ tạm là có tổ chức.Chia thành 128 bộ.Có một đơn vị "được hiệu quả và Ba, B0, B1 và B2("L" bit), mỗi dòng.Trong bộ nhớ cache không trúng đích khi 80486 từ Chúa, người đọc một 16 byte.Xe buýt với bộ nhớ trong bộ nhớ đọc.Vẽ đồ thị đơn giản hoá bộ đệm và bộ nhớ tạmĐịa chỉ của các lĩnh vực khác nhau cho thấy làm thế nào giải thích.