The main drawback to the bus organi

The main drawback to the bus organization is performance. All memory references pass through the common bus. Thus, the bus cycle time limits the speed
of the system. To improve performance, it is desirable to equip each processor
with a cache memory. This should reduce the number of bus accesses dramatically.
Typically, workstation and PC SMPs have two levels of cache, with the L1 cache
internal (same chip as the processor) and the L2 cache either internal or external.
Some processors now employ a L3 cache as well.

Kết quả (Việt) 1:

Hạn chế chính để tổ chức xe buýt là hiệu suất. Bộ nhớ tất cả tài liệu tham khảo qua xe buýt phổ biến. Vì vậy, xe buýt thời gian chu kỳ giới hạn tốc độ của hệ thống. Để cải thiện hiệu suất, đó là mong muốn để trang cho mỗi bộ vi xử lý với một bộ nhớ cache. Điều này nên làm giảm số lượng xe buýt truy cập đáng kể. Thông thường, máy trạm và máy tính mini có hai cấp độ của bộ nhớ cache, với bộ nhớ cache L1 nội bộ (cùng một chip như là bộ vi xử lý) và L2 cache nội bộ hoặc bên ngoài. Một số bộ vi xử lý bây giờ sử dụng một bộ nhớ cache L3 là tốt.

Kết quả (Việt) 2:

Hạn chế chủ yếu để tổ chức xe buýt là hiệu suất. Tất cả các tài liệu tham khảo bộ nhớ đi qua các xe buýt thông thường. Vì vậy, thời gian chu kỳ xe buýt giới hạn tốc độ
của hệ thống. Để cải thiện hiệu suất, đó là mong muốn trang bị cho mỗi bộ xử lý
với một bộ nhớ cache. Điều này sẽ làm giảm số lượng xe buýt truy cập đáng kể.
Thông thường, máy trạm và máy tính SMPS có hai cấp độ của bộ nhớ cache, với bộ nhớ cache L1
nội bộ (cùng một chip như bộ xử lý) và bộ nhớ cache L2 hoặc là nội bộ hay bên ngoài.
Một số bộ vi xử lý hiện nay sử dụng một bộ nhớ cache L3 là tốt.