Each time a pulse is applied to the

Each time a pulse is applied to the clock input of a flip-flop, its outputs change their logic state from high to low or vice-versa. This means that two clock input pulses cause one pulse to be output from the flip-flop at output Q.
The frequency of the clock input pulse is therefore divided by two at the Q output, i.e. the flip-flop is acting as a binary frequency divider.
If the Q output of the flip-flop is fed into the clock input of another flip-flop, the pulse frequency is again divided by two.
The output of one flip-flop is connected to the input of the next, i.e. they are connected in cascade. The output frequency at Q2 is one quarter of the input pulse frequency at CK1.
The frequency of the oscillator pulse in a digital watch can be reduced from 32768Hz to 1Hz by using fifteen cascaded flip-flops.

Kết quả (Việt) 1:

mỗi lần một xung được áp dụng cho các đầu vào đồng hồ của một flip-flop, kết quả đầu ra của nó thay đổi trạng thái logic của họ từ cao đến thấp hoặc ngược lại. điều này có nghĩa rằng hai xung đầu vào đồng hồ gây ra một xung để được sản xuất từ ​​các flip-flop ở đầu ra q.
tần số của xung đầu vào đồng hồ do đó chia cho hai tại đầu ra q, tức là flip-flop là hành động như một nhị phân chia tần số.
nếu đầu ra q của flip-flop được đưa vào đầu vào đồng hồ của một flip-flop, tần số xung một lần nữa được chia hai.
đầu ra của một flip-flop được kết nối với đầu vào của các tiếp theo, tức là họ kết nối trong thác. tần số đầu ra tại Q2 là một phần của tần số xung đầu vào ở CK1.
tần số của xung dao động trong một chiếc đồng hồ kỹ thuật số có thể được giảm từ 32768Hz để 1hz bằng cách sử dụng mười lăm cascaded flip-flops.

Kết quả (Việt) 2:

Mỗi lần một xung được áp dụng cho đầu vào đồng hồ của một flip-flop, kết quả đầu ra của nó thay đổi trạng thái logic của họ từ cao đến thấp hoặc ngược lại. Điều này có nghĩa rằng hai đồng hồ đầu vào xung gây ra một xung để là đầu ra từ flip-flop lúc đầu ra Q.
tần số xung đầu vào đồng hồ do đó chia hai lúc đầu ra Q, tức là flip-flop hành động như là một divider tần số nhị phân.
Nếu ra Q của flip-flop đưa vào đầu vào đồng hồ của một flip-flop, tần số xung một lần nữa bị chia cắt bởi hai.
đầu ra của một flip-flop được kết nối với đầu vào của tiếp theo, tức là họ được kết nối ở cascade. Tần số đầu ra tại Q2 là một phần tư của tần số xung đầu vào lúc CK1.
Tần số của mạch dao động trong một chiếc đồng hồ kỹ thuật số có thể được giảm từ 32768Hz đến 1Hz bằng cách sử dụng mười lăm ghép tầng flip-flops.