must first buffer (i.e., “store”) t

must first buffer (i.e., “store”) the packet’s bits. Only after the router has received all of the packet’s bits can it begin to transmit (i.e., “forward”) the packet onto the outbound link. To gain some insight into store-and-forward transmission, let’s now calculate the amount of time that elapses from when the source begins to send the packet until the destination has received the entire packet. (Here we will ignore propagation delay—the time it takes for the bits to travel across the wire at near the speed of light—which will be discussed in Section 1.4.) The source begins to trans- mit at time 0; at time L/R seconds, the source has transmitted the entire packet, and the entire packet has been received and stored at the router (since there is no propa- gation delay). At time L/R seconds, since the router has just received the entire packet, it can begin to transmit the packet onto the outbound link towards the desti- nation; at time 2L/R, the router has transmitted the entire packet, and the entire packet has been received by the destination. Thus, the total delay is 2L/R. If the switch instead forwarded bits as soon as they arrive (without first receiving the entire packet), then the total delay would be L/R since bits are not held up at the router. But, as we will discuss in Section 1.4, routers need to receive, store, and process the entire packet before forwarding.
Now let’s calculate the amount of time that elapses from when the source begins to send the first packet until the destination has received all three packets. As before, at time L/R, the router begins to forward the first packet. But also at time L/R the source will begin to send the second packet, since it has just finished send- ing the entire first packet. Thus, at time 2L/R, the destination has received the first packet and the router has received the second packet. Similarly, at time 3L/R, the destination has received the first two packets and the router has received the third packet. Finally, at time 4L/R the destination has received all three packets!
Let’s now consider the general case of sending one packet from source to desti- nation over a path consisting of N links each of rate R (thus, there are N-1 routers between source and destination). Applying the same logic as above, we see that the end-to-end delay is:

L
dend@to@end = N R


(1.1)

You may now want to try to determine what the delay would be for P packets sent over a series of N links.



Queuing Delays and Packet Loss

Each packet switch has multiple links attached to it. For each attached link, the packet switch has an output buffer (also called an output queue), which stores packets that the router is about to send into that link. The output buffers play a key role in packet switching. If an arriving packet needs to be transmitted onto a link but finds the link busy with the transmission of another packet, the arriving packet must wait in the output buffer. Thus, in addition to the store-and-forward delays, packets suffer output buffer queuing delays. These delays are variable and depend on the level of congestion in the network. Since the amount of buffer space is finite, an arriving packet may find that the buffer is completely full with other packets wait- ing for transmission. In this case, packet loss will occur—either the arriving packet or one of the already-queued packets will be dropped.
Figure 1.12 illustrates a simple packet-switched network. As in Figure 1.11, packets are represented by three-dimensional slabs. The width of a slab represents the number of bits in the packet. In this figure, all packets have the same width and hence the same length. Suppose Hosts A and B are sending packets to Host E. Hosts A and B first send their packets along 10 Mbps Ethernet links to the first router. The router then directs these packets to the 1.5 Mbps link. If, during a short interval of time, the arrival rate of packets to the router (when converted to bits per second) exceeds 1.5 Mbps, congestion will occur at the router as packets queue in the link’s output buffer before being transmitted onto the link. For example, if Host A and B each send a burst of five packets back-to-back at the same time, then most of these packets will spend some time waiting in the queue. The situation is, in fact, entirely analogous to many common-day situations—for example, when we wait in line for a bank teller or wait in front of a tollbooth. We’ll examine this queuing delay in more detail in Section 1.4.

Kết quả (Việt) 1:

đầu tiên phải đệm (nghĩa là "cửa hàng") của gói tin bit. Chỉ sau khi router nhận được tất cả các gói bit có thể nó bắt đầu truyền (tức là, "chuyển tiếp") gói dữ liệu vào các liên kết ra ngoài. Để đạt được một số sâu vào lưu trữ và chuyển tiếp truyền, chúng ta hãy bây giờ tính toán số lượng thời gian thường từ khi bắt đầu nguồn để gửi gói cho đến khi các điểm đến đã nhận được gói toàn bộ. (Ở đây chúng tôi sẽ bỏ qua trễ truyền-thời gian cần cho các bit để đi du lịch qua dây lúc gần vận tốc ánh sáng — đó sẽ được thảo luận trong phần 1.4.) Nguồn gốc bắt đầu trans-mit lúc 0; thời gian L/R giây, nguồn đã chuyển toàn bộ gói và các gói toàn bộ đã được nhận và được lưu trữ tại các bộ định tuyến (vì không có sự chậm trễ propa-nhiên). Tại thời điểm L/R giây, kể từ khi các router chỉ nhận được toàn bộ gói, nó có thể bắt đầu truyền tải gói dữ liệu vào các liên kết ra bên ngoài đối với các quốc gia desti; thời gian 2L/R, router đã chuyển toàn bộ gói và các gói toàn bộ đã được nhận bởi các điểm đến. Vì vậy, tất cả sự chậm trễ là 2L/R. Nếu chuyển đổi thay vì chuyển bit ngay sau khi họ đến nơi (mà không cần đầu tiên nhận được toàn bộ gói), thì tất cả sự chậm trễ sẽ là L/R kể từ bits không giữ tại các bộ định tuyến. Tuy nhiên, như chúng tôi sẽ thảo luận trong phần 1.4, router cần phải nhận, lưu trữ và xử lý toàn bộ gói trước khi chuyển tiếp.Bây giờ chúng ta hãy tính toán số lượng thời gian mà thường từ khi bắt đầu nguồn để gửi gói dữ liệu đầu tiên cho đến khi các điểm đến đã nhận được tất cả các gói dữ liệu 3. Như trước đây, ở thời gian L/R, router bắt đầu để chuyển tiếp các gói đầu tiên. Nhưng cũng tại thời gian L/R nguồn sẽ bắt đầu gửi gói tin thứ hai, kể từ khi nó có chỉ cần hoàn thành gửi-ing gói đầu tiên toàn bộ. Vì vậy, thời gian 2L/R, nơi đã nhận được các gói đầu tiên và router đã nhận được gói tin thứ hai. Tương tự, thời gian 3L/R, nơi đã nhận được các gói dữ liệu lần đầu tiên hai và router đã nhận được gói tin thứ ba. Cuối cùng, thời gian 4L/R đích đã nhận được tất cả các gói dữ liệu 3!Bây giờ hãy xem xét trường hợp tổng quát của gửi một gói từ nguồn đến quốc gia desti trên một con đường gồm N liên kết mỗi tỷ lệ R (vì vậy, có những N-1 router giữa nguồn và đích đến). Áp dụng cùng một logic như trên, chúng ta thấy rằng sự chậm trễ kết thúc để kết thúc: Ldend@to@end = N R (1.1) Bây giờ bạn có thể muốn thử để xác định những gì sự chậm trễ nào cho P gói dữ liệu được gửi qua một loạt các liên kết N. Xếp hàng chậm trễ và tổn thất gói dữ liệuMỗi gói chuyển đổi có nhiều liên kết gắn liền với nó. Cho mỗi liên kết đính kèm, chuyển đổi gói này có một đầu ra vùng đệm (tiếng Anh thường gọi là một hàng đợi đầu ra), mà các cửa hàng gói dữ liệu bộ định tuyến là về để gửi vào liên kết đó. Bộ đệm đầu ra đóng một vai trò quan trọng trong chuyển mạch gói. Nếu một gói tin đến cần phải được truyền vào một liên kết, nhưng tìm thấy liên kết bận rộn với việc truyền tải gói dữ liệu khác, gói tin đến phải chờ đợi trong bộ đệm đầu ra. Vì vậy, ngoài việc lưu trữ và chuyển tiếp sự chậm trễ, gói bị ra vùng đệm xếp hàng chậm trễ. Những sự chậm trễ là biến và phụ thuộc vào mức độ tắc nghẽn trong mạng. Vì số lượng không gian đệm là hữu hạn, một gói tin đến có thể thấy rằng các bộ đệm là hoàn toàn đầy đủ với gói tin chờ đợi-ing truyền. Trong trường hợp này, thiệt hại gói sẽ xảy ra-các gói đến hoặc một trong các gói dữ liệu đã xếp hàng sẽ được giảm xuống.Hình 1.12 minh họa gói chuyển sang mạng đơn giản. Như trong hình 1.11, gói được đại diện bởi ba chiều tấm. Chiều rộng của một phiến đại diện cho số lượng các bit trong các gói. Con số này, tất cả các gói dữ liệu có cùng chiều rộng và do đó cùng chiều dài. Giả sử Host A và B đang gửi gói dữ liệu đến máy chủ lưu trữ E. Host A và B đầu tiên gửi các gói dữ liệu dọc theo 10 Mbps Ethernet liên kết đến các bộ định tuyến đầu tiên. Router sau đó chỉ đạo các gói kết 1,5 Mbps. Nếu trong một khoảng thời gian ngắn, với tỷ lệ đến gói tin tới bộ định tuyến (khi chuyển đổi sang bit trên giây) vượt quá 1,5 Mbps, tắc nghẽn sẽ xảy ra ở các bộ định tuyến như là hàng đợi gói tin trong các liên kết ra vùng đệm trước khi được truyền vào các liên kết. Ví dụ, nếu máy chủ A và B từng gửi một burst của 5 gói back-to-back cùng một lúc, sau đó hầu hết các gói tin sẽ dành một số thời gian chờ đợi trong hàng đợi. Tình trạng này là, trong thực tế, hoàn toàn tương tự như nhiều ngày phổ biến tình huống — ví dụ, khi chúng tôi chờ đợi trong dòng cho một ngân hàng rút tiền hoặc chờ đợi ở phía trước của một tollbooth. Chúng tôi sẽ kiểm tra sự trì hoãn này xếp hàng chi tiết hơn trong phần 1.4.

Kết quả (Việt) 2:

đầu tiên phải đệm (tức là, "cửa hàng") bit của gói tin. Chỉ sau khi các router đã nhận được tất cả các bit của gói tin nó có thể bắt đầu để truyền (ví dụ, "chuyển tiếp") các gói trên các liên kết ngoài. Để đạt được một số cái nhìn sâu sắc truyền store-and-forward, bây giờ chúng ta tính toán số lượng thời gian mà trôi qua từ khi các nguồn bắt đầu gửi các gói tin cho đến các điểm đến đã nhận được toàn bộ gói. (Ở đây chúng ta sẽ bỏ qua sự chậm trễ công tác tuyên truyền thời gian cần cho các bit để đi trên dây ở gần tốc độ ánh sáng sẽ được thảo luận trong mục 1.4.) Các nguồn bắt đầu xuyên mit tại thời điểm 0; lúc L / R giây, nguồn đã truyền tải toàn bộ gói tin, và toàn bộ gói tin đã được nhận và được lưu trữ tại các bộ định tuyến (vì không có chậm trễ gation propa-). Vào lúc L / R giây, kể từ khi các router đã vừa nhận được toàn bộ gói tin, nó có thể bắt đầu truyền các gói trên các liên kết ra bên ngoài đối với các quốc gia desti-; lúc 2L / R, router đã truyền tải toàn bộ gói tin, và toàn bộ gói tin đã được nhận bởi đích đến. Như vậy, tổng số chậm trễ là 2L / R. Nếu chuyển đổi thay vì chuyển tiếp bit như ngay sau khi đến (mà không nhận được toàn bộ gói tin), sau đó tổng số chậm trễ sẽ là L / R từ bit không được tổ chức tại các bộ định tuyến. Nhưng, như chúng ta sẽ thảo luận trong Phần 1.4, router cần phải nhận, lưu trữ và xử lý toàn bộ gói tin trước khi chuyển tiếp.
Bây giờ chúng ta hãy tính toán số lượng thời gian mà trôi qua từ khi các nguồn bắt đầu gửi các gói tin đầu tiên cho đến khi các điểm đến đã nhận được tất cả ba gói. Như trước đây, lúc L / R, router bắt đầu để chuyển tiếp các gói tin đầu tiên. Nhưng cũng vào thời L / R, nguồn này sẽ bắt đầu gửi các gói tin thứ hai, kể từ khi nó vừa hoàn thành send- ing toàn bộ gói tin đầu tiên. Như vậy, vào thời điểm 2L / R, đích đến đã nhận được các gói tin đầu tiên và router đã nhận được các gói tin thứ hai. Tương tự như vậy, lúc 3L / R, đích đến đã nhận được hai gói đầu tiên và router đã nhận được các gói tin thứ ba. Cuối cùng, vào thời điểm 4L / R các điểm đến đã nhận được tất cả ba gói!
Bây giờ chúng ta xem xét các trường hợp chung của việc gửi một gói tin từ nguồn tới desti- quốc gia trên một con đường gồm N liên kết mỗi tỷ lệ R (như vậy, có N-1 router giữa nguồn và đích). Áp dụng cùng một logic như trên, chúng ta thấy rằng sự chậm trễ end-to-end là: L từ cổ @ để @ cuối = NR (1.1) Bây giờ bạn có thể muốn thử để xác định những sự chậm trễ sẽ được cho các gói tin P gửi qua một loạt N liên kết. Sự chậm trễ xếp hàng và packet Loss Mỗi chuyển mạch gói có nhiều liên kết gắn liền với nó. Đối với mỗi liên kết đính kèm, các chuyển mạch gói có một bộ đệm đầu ra (còn gọi là hàng đợi đầu ra), trong đó lưu trữ các gói tin router là về để gửi vào liên kết đó. Các bộ đệm đầu ra đóng một vai trò quan trọng trong chuyển mạch gói. Nếu một gói tin đến cần phải được truyền vào một liên kết nhưng thấy liên kết bận rộn với việc truyền các gói tin khác, các gói tin đến phải chờ đợi trong bộ đệm đầu ra. Như vậy, ngoài sự chậm trễ cửa hàng và chuyển tiếp, các gói tin bị đầu ra chậm trễ bộ đệm hàng đợi. Những sự chậm trễ là biến và phụ thuộc vào mức độ tắc nghẽn trong mạng. Kể từ khi số lượng không gian đệm là hữu hạn, một gói tin đến có thể thấy rằng các bộ đệm là hoàn toàn đầy đủ với các gói khác wait- ing để truyền. Trong trường hợp này, gói tin bị mất sẽ xảy ra, hoặc các gói tin đến hoặc một trong các gói dữ liệu đã-xếp hàng sẽ được giảm xuống. Hình 1.12 minh họa một mạng chuyển mạch gói đơn giản. Như trong hình 1.11, các gói tin được đại diện bởi tấm ba chiều. Chiều rộng của một phiến đại diện cho số bit trong gói. Trong hình này, tất cả các gói có cùng một chiều rộng và do đó chiều dài tương tự. Hosts Giả sử A và B đang gửi gói tin đến host E. máy chủ A và B đầu tiên gửi các gói tin của họ cùng 10 Mbps liên kết Ethernet đến router đầu tiên. Các bộ định tuyến sau đó chỉ đạo các gói dữ liệu để liên kết 1,5 Mbps. Nếu, trong một khoảng thời gian ngắn, tỷ lệ xuất hiện của các gói tin đến router (khi chuyển thành các bit mỗi giây) vượt quá 1,5 Mbps, ùn tắc sẽ xảy ra tại các bộ định tuyến như các gói hàng đợi trong bộ đệm đầu ra của liên kết trước khi được truyền vào các liên kết. Ví dụ, nếu Host A và B mỗi gửi một nhóm gồm năm gói back-to-back cùng một lúc, sau đó hầu hết các gói tin sẽ dành một số thời gian chờ đợi trong hàng đợi. Tình hình là, trên thực tế, hoàn toàn tương tự như nhiều phổ biến ngày tình huống ví dụ, khi chúng ta chờ đợi trong dòng cho một nhân viên giao dịch ngân hàng hoặc chờ đợi ở phía trước của một tollbooth. Chúng tôi sẽ kiểm tra chậm trễ xếp hàng này chi tiết hơn tại mục 1.4.