These bits specify the floating-poi

These bits specify the floating-point rounding-mode.
Explanation of Floating-Point Rounding Modes
 Rounding to the nearest value (the default behavior): An inexact result is rounded to the available value that is
closest to the result which would be obtained with an infinite number of digits. If two available values are equally
close, rounding is to the even alternative.
 Rounding towards 0:An inexact result is rounded to the smallest available absolute value, i.e. in the direction of zero
(simple truncation).
 Rounding towards +∞: An inexact result is rounded to the nearest available value in the direction of positive
infinity.
 Rounding towards –∞: An inexact result is rounded to the nearest available value in the direction of negative
infinity.
Rounding to the nearest value is specified as the default mode and returns the most accurate value.
Modes such as rounding towards 0, rounding towards +∞, and rounding towards –∞ are used to ensure precision when
interval arithmetic is employed.
CV flag (Invalid operation cause flag), CO flag (Overflow cause flag),
CZ flag (Division-by-zero cause flag), CU flag (Underflow cause flag),
CX flag (Inexact cause flag), and CE flag (Unimplemented processing cause flag)
Floating-point exceptions include the five specified in the IEEE754 standard, namely overflow, underflow, inexact,
division-by-zero, and invalid operation. For a further floating-point exception that is generated upon detection of
unimplemented processing, the corresponding flag (CE) is set to 1.
 The bit that has been set to 1 is cleared to 0 when the FPU instruction is executed.
 When 0 is written to the bit by the MVTC and POPC instructions, the bit is set to 0; the bit retains the previous value
when 1 is written by the instruction.
b29 FU*6 Underflow Flag 0: No underflow has occurred.
1: Underflow has occurred.*8
R/W
b30 FX*7 Inexact Flag 0: No inexact exception has been generated.
1: Inexact exception has been generated.*8
R/W
b31 FS Floating-Point Error Summary Flag This bit reflects the logical OR of the FU, FZ, FO,
and FV flags.
R
Bit Symbol Bit Name Description R/W
R01UH0034EJ0200 Rev.2.00 Page 80 of 1489
Dec 27, 2013
RX62T Group, RX62G Group 2. CPU
Under development Preliminary document
Specifications in this document are tentative and subject to change.
DN flag (0 flush bit of denormalized number)
When this bit is set to 0, a denormalized number is handled as a denormalized number.
When this bit is set to 1, a denormalized number is handled as 0.
EV bit (Invalid operation exception enable bit), EO bit (Overflow exception enable bit),
EZ bit (Division-by-zero exception enable bit), EU bit (Underflow exception enable bit), and
EX bit (Inexact exception enable bit)
When any of five floating-point exceptions specified in the IEEE754 standard is generated by the FPU instruction, the bit
decides whether the CPU will start handling the exception. When the bit is set to 0, the exception handling is masked;
when the bit is set to 1, the exception handling is enabled.
FV flag (Invalid operation flag), FO flag (Overflow flag), FZ flag (Division-by-zero flag),
FU flag (Underflow flag), and FX flag (Inexact flag)
While the exception handling enable bit (Ej) is 0 (exception handling is masked), if any of five floating-point exceptions
specified in the IEEE754 standard is generated, the corresponding bit is set to 1.
 When Ej is 1 (exception handling is enabled), the value of the flag remains.
 When the corresponding flag is set to 1, it remains 1 until it is cleared to 0 by software. (Accumulation flag)
FS flag (Floating-point error summary flag)
This bit reflects the logical OR of the FU, FZ, FO, and FV flags

Kết quả (Việt) 1:

Những bit chỉ định làm tròn floating-point-chế độ.
lời giải thích của Floating-Point làm tròn chế độ
 làm tròn giá trị gần nhất (hành vi mặc định): kết quả những được làm tròn đến giá trị có sẵn là
gần nhất với kết quả đó sẽ được thu được với một số lượng vô hạn của chữ số. Nếu các giá trị có hai là bằng nhau
close, làm tròn là để thay thế thậm chí.
 làm tròn theo hướng 0: kết quả những được làm tròn đến nhỏ nhất có giá trị tuyệt đối, tức là trong sự chỉ đạo của
(simple truncation) không.
 làm tròn theo hướng ∞: kết quả những được làm tròn đến các gần nhất có giá trị theo hướng tích cực
infinity.
 làm tròn theo hướng-∞: kết quả những được làm tròn đến các gần nhất có giá trị theo hướng tiêu cực
infinity.
Làm tròn đến gần nhất giá trị được chỉ định là chế độ mặc định và trả về giá trị chính xác nhất.
chế độ chẳng hạn như làm tròn theo hướng 0, làm tròn theo hướng ∞, và làm tròn theo hướng-∞ được sử dụng để đảm bảo độ chính xác khi
khoảng số học được sử dụng.
CV cờ (hoạt động không hợp lệ nguyên nhân cờ), CO cờ (tràn nguyên nhân cờ),
CZ cờ (bộ phận bằng số không gây ra cờ), CU cờ (Underflow gây ra cờ),
CX cờ (nguyên nhân gây ra những lá cờ), và CE đánh dấu (Unimplemented xử lý nguyên nhân cờ)
nổi điểm ngoại lệ bao gồm năm được chỉ định trong IEEE754 tiêu chuẩn, cụ thể là tràn, underflow, những,
bộ phận bằng 0, và hoạt động không hợp lệ. Cho một ngoại lệ floating-point tiếp tục được tạo ra khi phát hiện
unimplemented chế biến, lá cờ tương ứng (CE) được thiết lập để 1.
 Các bit đã được thiết lập để 1 xóa 0 khi thực thi hướng dẫn FPU.
 khi 0 được viết để các bit của các hướng dẫn MVTC và POPC, bit được thiết lập để 0; các bit vẫn giữ giá trị trước
khi 1 được viết bởi hướng dẫn.
b29 FU * 6 Underflow cờ 0: không có underflow đã xảy ra.
1: Underflow đã xảy ra. * 8
R/W
b30 FX * 7 những cờ 0: Không có ngoại lệ những đã được tạo ra.
1: những ngoại lệ đã được tạo ra. * 8
R/W
b31 FS Floating-Point lỗi tóm tắt cờ này chút phản ánh OR hợp lý của FU, FZ, FO,
và FV cờ.
R
Bit biểu tượng Bit tên mô tả R/W
R01UH0034EJ0200 Rev.2.00 trang 80 của 1489
ngày 27 tháng 8 năm 2013
RX62T Group, RX62G nhóm 2. CPU
đang được phát triển sơ bộ tài liệu
Thông số kỹ thuật trong tài liệu này được dự kiến và chủ đề để thay đổi.
DN cờ (0 tuôn ra chút denormalized số)
khi bit này được thiết lập để 0, một số denormalized xử lý như một số denormalized.
khi bit này được thiết lập để 1, một số denormalized xử lý như 0.
EV bit (hoạt động không hợp lệ ngoại lệ kích hoạt bit), EO bit (tràn ngoại lệ cho phép chút),
EZ bit (bộ phận bằng 0 ngoại lệ cho phép chút), EU bit (Underflow ngoại lệ cho phép chút), và
EX bit (những ngoại lệ cho phép chút)
khi bất kỳ năm floating-point ngoại lệ được chỉ định trong tiêu chuẩn IEEE754 được tạo ra bởi các chỉ dẫn FPU, bit
quyết định cho dù CPU sẽ bắt đầu xử lý ngoại lệ. Khi các bit được đặt thành 0, xử lý ngoại lệ masked;
Khi bit được thiết lập để 1, xử lý ngoại lệ được kích hoạt.
FV cờ (hoạt động không hợp lệ cờ), FO cờ (tràn cờ), FZ đánh dấu (bộ phận bằng 0 cờ),
FU cờ (Underflow cờ), và FX đánh dấu (những cờ)
trong khi ngoại lệ xử lý cho phép chút (Ej) là 0 (masked xử lý ngoại lệ), nếu bất kỳ trường hợp ngoại lệ floating-point năm
được chỉ định trong IEEE754 tiêu chuẩn được tạo ra, bit tương ứng được thiết lập để 1.
 khi Ej là 1 (xử lý ngoại lệ được kích hoạt), giá trị của những lá cờ vẫn còn.
 Khi lá cờ tương ứng được thiết lập để 1, nó vẫn còn 1 cho đến khi nó thông 0 bằng phần mềm. (Tích lũy cờ)
FS cờ (Floating-point lỗi tóm tắt cờ)
này chút phản ánh OR hợp lý của những lá cờ FU, FZ, FO và bệnh viện FV

Kết quả (Việt) 2:

Những bit xác định dấu chấm tròn chế độ.
Giải thích về Floating-Point làm tròn chế độ
 làm tròn đến giá trị gần nhất (mặc định): Một kết quả không chính xác được làm tròn đến giá trị có sẵn mà là
gần nhất với kết quả đó sẽ được thu được với một số lượng vô hạn các chữ số. Nếu hai giá trị có sẵn là như nhau
chặt chẽ, làm tròn là để thay thế thậm chí.
 Làm tròn đối với 0: Một kết quả không chính xác được làm tròn đến giá trị tuyệt đối nhỏ nhất có sẵn, tức là theo hướng không
(cắt ngắn đơn giản).
 Làm tròn về phía + ∞: Một kết quả không chính xác được làm tròn đến giá trị gần nhất có sẵn theo hướng tích cực
vô cùng.
 Làm tròn về phía -∞: Một kết quả không chính xác được làm tròn đến giá trị gần nhất có sẵn theo hướng tiêu cực
vô cùng.
Làm tròn đến giá trị gần nhất được quy định như chế độ mặc định và trả về giá trị chính xác nhất.
chế độ như đối với làm tròn 0, làm tròn tới + ∞, và làm tròn theo hướng -∞ được sử dụng để đảm bảo độ chính xác khi
khoảng thời gian số học được sử dụng.
cờ CV (không hợp lệ cờ nguyên nhân hoạt động), CO cờ (cờ tràn nguyên nhân ),
CZ cờ (Division by-không-nguyên nhân cờ), CU cờ (underflow nguyên nhân cờ),
CX cờ (không chính xác nguyên nhân gây ra lá cờ) và CE cờ (chưa thực hiện xử lý nguyên nhân cờ)
trường hợp ngoại lệ nổi điểm bao gồm năm quy định tại các IEEE754 tiêu chuẩn, cụ thể là tràn, Van cân bằng, không chính xác,
phân chia-by-zero, và hoạt động không hợp lệ. Đối với một ngoại lệ thêm dấu chấm động được tạo ra khi phát hiện
xử lý chưa thực hiện, lá cờ tương ứng (CE) được thiết lập để 1.
 Các bit đã được thiết lập để 1 được xóa về 0 khi hướng dẫn FPU được thực hiện.
 Khi 0 được ghi vào bit của các hướng dẫn MVTC và POPC, các bit được thiết lập là 0; bit vẫn giữ được giá trị trước
khi 1 được viết theo hướng dẫn.
B29 FU * 6 Van cân bằng cờ 0:. Không có Van cân bằng đã xảy ra
1:. Van cân bằng đã xảy ra * 8
R / W
B30 FX * 7 không chính xác Cờ 0: Không có ngoại lệ không chính xác có . được tạo ra
1:. ngoại lệ không chính xác đã được tạo ra * 8
R / W
B31 FS Floating-Point Tóm tắt Lỗi Cờ bit này phản ánh logic OR của FU, FZ, FO,
. và FV cờ
R
Bit Ký hiệu Bit Tên Mô tả R / W
R01UH0034EJ0200 Rev.2.00 Trang 80 trong 1489
ngày 27 Tháng 12 2013
RX62T Group, RX62G Nhóm 2 CPU
Theo tài liệu ban đầu phát triển
kỹ thuật trong tài liệu này là dự kiến và có thể thay đổi.
DN cờ (0 bit tuôn ra số denormalized)
Khi bit này là thiết lập là 0, một số denormalized được xử lý như một số denormalized.
Khi bit này được thiết lập để 1, một số denormalized được xử lý như là 0.
EV bit (trừ hoạt động không hợp lệ bit cho phép), EO bit (Overflow ngoại lệ bit cho phép),
KKT bit (Division by-zero-ngoại lệ cho phép bit), bit EU (Van cân bằng ngoại lệ bit cho phép), và
EX bit (ngoại lệ không chính xác cho phép bit)
Khi một trong năm trường hợp ngoại lệ nổi điểm quy định trong tiêu chuẩn IEEE754 được tạo ra bởi các hướng dẫn FPU, bit
quyết định xem CPU sẽ bắt đầu xử lý các trường hợp ngoại lệ. Khi bit được thiết lập là 0, việc xử lý ngoại lệ là đeo mặt nạ,
khi bit được thiết lập để 1, xử lý ngoại lệ được kích hoạt.
FV cờ (cờ hoạt động không hợp lệ), FO cờ (cờ tràn), FZ cờ (Phòng-phụ không cờ),
cờ FU (cờ tràn dưới), cờ FX (cờ không chính xác)
Trong khi việc xử lý ngoại lệ bit cho phép (Ej) là 0 (ngoại lệ xử lý được đeo mặt nạ), nếu có năm trường hợp ngoại lệ nổi điểm
quy định trong tiêu chuẩn IEEE754 là tạo ra, các bit tương ứng được thiết lập để 1.
 Khi Ej là 1 (xử lý ngoại lệ được kích hoạt), giá trị của lá cờ vẫn còn.
 Khi lá cờ tương ứng được thiết lập để 1, nó vẫn là 1 cho đến khi nó được xóa bằng phần mềm 0 . (Tích lũy cờ)
FS cờ (Floating-điểm tóm tắt báo lỗi cờ)
bit này phản ánh logic OR của FU, FZ, FO, và FV cờ