14.4.2 Horizontal SyncThe next key

14.4.2 Horizontal Sync
The next key process is the timing of the horizontal and vertical sync pulses, and the blanking intervals. The line timing for VGA is 31,770ns per line with a window for displaying the data of 25,170ns. If the FPGA is running at 100MHz (period of 10ns) then this means that each line requires 3177 clock cycles with 2517 for each line of pixel data, with 660 pulses in total for blanking (330 at either side). This also means that for a 640 pixel wide line, 39.3ns are required for each pixel. We could round this up to 4 clock cycles per pixel. As you may have noticed, for the pixel retrieval we have a new internal clock signal called pclk, and we can create a process that generates the appropriate pixel clock (pclk) with this timing in place.

Kết quả (Việt) 1:

14.4.2 đồng bộ ngangTrong quá trình quan trọng tiếp theo là thời gian của các xung đồng bộ ngang và dọc, và các đoạn blanking. Dòng thời gian cho VGA là 31, 770ns cho phù hợp với một cửa sổ để hiển thị các dữ liệu của 25, 170ns. Nếu FPGA đang chạy tốc độ 100MHz (giai đoạn 10ns) sau đó điều này có nghĩa rằng mỗi dòng yêu cầu 3177 chu kỳ đồng hồ với 2517 cho mỗi dòng của dữ liệu điểm ảnh, với 660 xung trong tổng số cho Dập xén (330 tại hai bên). Điều này cũng có nghĩa là cho một dòng rộng 640 pixel, 39.3ns được yêu cầu cho mỗi điểm ảnh. Chúng tôi có thể vòng lên đến chu kỳ đồng hồ 4 / pixel. Như bạn có thể nhận thấy, để lấy điểm ảnh hiện có tín hiệu nội bộ đồng hồ mới được gọi là pclk, và chúng tôi có thể tạo ra một quá trình mà tạo ra đồng hồ thích hợp pixel (pclk) với thời gian này tại chỗ.

Kết quả (Việt) 2:

14.4.2 Horizontal Sync
Quá trình quan trọng tiếp theo là thời gian của các xung đồng bộ ngang và dọc, và các khoảng tẩy trống. Thời gian dòng cho VGA là 31,770ns mỗi dòng với một cửa sổ để hiển thị dữ liệu của 25,170ns. Nếu FPGA đang chạy ở 100MHz (thời gian 10ns) thì điều này có nghĩa là mỗi dòng đòi hỏi 3177 chu kỳ đồng hồ với 2.517 cho mỗi dòng dữ liệu pixel, với 660 xung trong tổng số cho tẩy trống (330 ở hai bên). Điều này cũng có nghĩa là cho một dòng rộng 640 pixel, 39.3ns được yêu cầu cho mỗi pixel. Chúng ta có thể làm tròn này lên đến 4 chu kỳ đồng hồ cho mỗi pixel. Như bạn có thể nhận thấy, đối với việc thu hồi điểm ảnh, chúng tôi có một tín hiệu đồng hồ nội bộ mới gọi là pclk, và chúng ta có thể tạo ra một quá trình mà tạo ra các đồng hồ điểm ảnh thích hợp (pclk) với thời gian ở nơi này.