8.6.2.1 Front-end Chip-setThe commo

8.6.2.1 Front-end Chip-set
The commonly used receiver for DAB signals employs a Band III (174–239 MHz)
heterodyne architecture, preceded by a 1.5 GHz to 210 MHz block converter for Lband (1452–1492 MHz) reception. This architecture requires tuneable pre-selection
filters to meet the stringent selectivity and dynamic range requirements [EN 50248].
The alternative architecture used in the D-FIRE concept exploits a high level of
integration by using two separate receiver stages for the two bands, with one PLL
operating both mixers to the common first IF, on a single RF chip (Figure 8.14). The
common IF is chosen between the two receiving bands (Band III and L-band). This
choice allows the elimination of all tracking filters in Band III due to the underlying
upconversion principle.
This separation allows independent optimisation of receiver designs for noise and
intermodulation (IM) performance. A second PLL then performs the downconversion to the second IF of 30.72 MHz which is finally sub-sampled by the ADC using a
sampling frequency of 24.576 MHz.
8.6.2.2 Digital IC (D-FIRE)
The architecture of the digital IC (D-FIRE) consists of two main parts (see block
diagram in Figure 8.15):
. The signal path, which provides all the DAB functions for signal processing and
decoding.
. A control block consisting of an OAK DSP core, a MIPS RISC core, 42 kbytes
fast internal RAM for the processors and a cross-connector which realises flexible
links between all components.

Kết quả (Việt) 1:

8.6.2.1 phía trước-End Chip-thiết lậpNgười nhận thường được sử dụng để THOA tín hiệu sử dụng một ban nhạc III (174-239 MHz)heterodyne kiến trúc, trước bởi một 1.5 GHz để chuyển đổi khối 210 MHz cho Lband (1452-1492 MHz) tiếp nhận. Kiến trúc này đòi hỏi phải lựa chọn trước khi tuneablebộ lọc để đáp ứng chọn lọc nghiêm ngặt và phạm vi năng động yêu cầu [EN 50248].Kiến trúc khác được sử dụng trong khái niệm D-lửa khai thác một mức độ caotích hợp bằng cách sử dụng hai giai đoạn riêng biệt nhận cho hai ban nhạc, với một PLLhoạt động cả hai máy trộn đầu tiên nếu phổ biến, trên một chip duy nhất RF (hình 8.14). Cácphổ biến nếu được lựa chọn giữa hai ban nhạc nhận (ban nhạc III và L-band). Điều nàysự lựa chọn cho phép loại bỏ tất cả theo dõi bộ lọc trong ban nhạc III do các cơ bảnnguyên tắc upconversion.Ly thân này cho phép tối ưu hóa độc lập của nhận thiết kế cho tiếng ồn vàintermodulation (IM) hiệu suất. Một PLL thứ hai sau đó thực hiện downconversion nếu thứ hai của 30.72 MHz mà cuối cùng là Phó lấy mẫu của ADC bằng cách sử dụng mộtLấy mẫu các tần số của 24.576 MHz.8.6.2.2 kỹ thuật số IC (D-lửa)Kiến trúc của kỹ thuật số IC (D-cháy) bao gồm hai phần chính (xem khốiSơ đồ trong hình 8.15):. Con đường tín hiệu, cung cấp tất cả các chức năng THOA cho xử lý tín hiệu vàgiải mã.. Một khối điều khiển bao gồm một lõi OAK DSP, một lõi MIPS RISC, 42 kbytesRAM nhanh nội bộ cho các bộ vi xử lý và một cross-kết nối mà nhận ra linh hoạtliên kết giữa tất cả các thành phần.

Kết quả (Việt) 2:

8.6.2.1 Front-end Chip set
thu thường được sử dụng cho các tín hiệu DAB dụng một Band III (174-239 MHz)
kiến trúc phách, trước bằng 1,5 GHz đến 210 MHz chuyển đổi khối cho Lband (1452-1492 MHz) tiếp nhận. Kiến trúc này đòi hỏi phải lựa chọn trước tuneable
lọc để đáp ứng chọn lọc nghiêm ngặt và phạm vi hoạt động yêu cầu [EN 50.248].
Các kiến trúc thay thế được sử dụng trong các khái niệm D-CHÁY khai thác một mức độ cao của
hội nhập bằng cách sử dụng hai giai đoạn nhận riêng biệt cho hai ban nhạc, với một PLL
hoạt động cả máy trộn để là người đầu tiên phổ biến IF, trên một con chip RF đơn (Hình 8.14). Các
IF thường được chọn giữa hai ban nhạc nhận (Band III và L-band). Điều này
lựa chọn cho phép loại bỏ tất cả các bộ lọc theo dõi trong Band III do cơ bản
nguyên tắc upconversion.
Việc tách biệt này cho phép tối ưu hóa độc lập với thiết kế thu tiếng ồn và
xuyên (IM) thực hiện. Một PLL thứ hai sau đó thực hiện các downconversion vào thứ hai IF 30,72 MHz mà là cuối cùng phụ mẫu của ADC bằng cách sử dụng một
tần số lấy mẫu của 24,576 MHz.
8.6.2.2 vi mạch số (D-CHÁY)
Kiến trúc của kỹ thuật số IC (D- CHÁY) bao gồm hai phần chính (xem khối
sơ đồ trong hình
8.15):. Các đường dẫn tín hiệu, cung cấp tất cả các chức năng DAB cho xử lý tín hiệu và
giải
mã.. Một khối điều khiển bao gồm một lõi OAK DSP, một lõi MIPS RISC, 42 Kbytes
RAM nội bộ nhanh chóng cho các bộ vi xử lý và một cross-connector mà nhận ra linh hoạt
liên kết giữa tất cả các thành phần.