W(i) viết để lót bởi bộ xử lýR(i) đọc dòng bởi bộ xử lý tôiZ(i) Displace line của bộ nhớ cache tôiW (j) viết dòng bởi bộ xử lý j (j fi tôi)R (j) đọc dòng bởi bộ xử lý j (j fi tôi)Z (j) Displace dòng bởi bộ nhớ cache j (j fi tôi)Lưu ý: Trạng thái Sơ đồ là dành cho mộtcho dòng trong bộ nhớ cache tôiZ (j)Z(i)Z(i)Con số 17.22 hai bộ nhớ Cache tính mạch lạc giao thức3. P1 viết để x (nhãn dòng trong bộ nhớ cache của P1 x).4. P2 đọc x.17,5 hình 17.22 Hiển thị sơ đồ nhà nước của hai bộ nhớ cache có thể tính mạch lạc giao thức.Suy ra và giải thích mỗi giao thức, và so sánh mỗi MESI.17,6 xem xét một SMP với cả hai L1 và L2 lưu trữ bằng cách sử dụng giao thức MESI. Như đã giải thíchtrong phần 17.3, một trong bốn tiểu bang được kết hợp với mỗi dòng trong bộ nhớ cache L2. Là tất cảbốn tiểu bang cũng cần thiết cho mỗi dòng trong bộ nhớ cache L1? Nếu vậy, tại sao? Nếu không, hãy giải thích đóbang hay tiểu bang có thể được loại bỏ.17.7 một phiên bản trước đó của máy chủ IBM, G4 S/390, sử dụng ba cấp độ của bộ nhớ cache.Như với z990, chỉ là mức đầu tiên là trên chip xử lý [được gọi là bộ vi xử lýđơn vị (PU)]. Bộ nhớ cache L2 là cũng tương tự như z990. Một bộ nhớ cache L3 vào một riêng biệtchip mà hành động như một bộ điều khiển bộ nhớ, và interposed giữa L2 lưu trữvà thẻ nhớ. Bảng 17.4 cho thấy hiệu suất của một sắp xếp ba cấp bộ nhớ cachecho IBM S/390. Mục đích của vấn đề này là để xác định xemsự bao gồm của mức độ thứ ba của bộ nhớ cache có vẻ đáng giá. Xác định các truy cậphình phạt (số trung bình của chu kỳ PU) cho một hệ thống với chỉ một bộ nhớ cache L1, và bình thường hóagiá trị đó để 1.0. Sau đó xác định các hình phạt truy cập bình thường khi cả haimột bộ nhớ cache L1 và L2 được sử dụng, và hình phạt truy cập khi tất cả ba cache được sử dụng.Lưu ý số cải thiện trong từng trường hợp và nhà nước ý kiến của bạn về giá trịcủa bộ nhớ cache L3.xem xét a. 17,8 một bộ xử lý đơn với dữ liệu riêng biệt và hướng dẫn lưu trữ, với tỷ lệ hitHd và Hi, tương ứng. Thời gian truy cập từ bộ xử lý để bộ nhớ cache là chu kỳ đồng hồ c,và thời gian chuyển giao cho một khối giữa bộ nhớ và bộ nhớ cache là b đồng hồ chu kỳ. Hãy để fi
đang được dịch, vui lòng đợi..