Under Voltage Protection (UVP)The C

Under Voltage Protection (UVP)
The CORE VR implements under voltage protection of
VOUT,CORE. If ISEN1N is less than the internal reference
by 300mV, the CORE VR will trigger UVP latch. The UVP
latch will turn off both high side and low side MOSFETs.
When UVP is triggered by the CORE VR, the AXG VR
will also enter soft shut down sequence. A 3μs delay is
used in UVP detection circuit to prevent false trigger. If
platform OFS function is enabled (OFS pin not connected
to GND), the UVP function will be disabled

Kết quả (Việt) 1:

Bảo vệ điện áp (UVP)VR lõi thực hiện dưới sự bảo vệ điện áp củaVOUT, CỐT LÕI. Nếu ISEN1N là ít hơn so với tài liệu tham khảo bên trongbởi 300mV, lõi VR sẽ kích hoạt UVP chốt. UVPchốt sẽ tắt cả hai phía cao và thấp bên MOSFETs.Khi UVP được kích hoạt bởi lõi VR, AXG VRcũng sẽ nhập mềm shut down tự. Một sự chậm trễ 3μs làsử dụng trong UVP phát hiện mạch để ngăn ngừa sai kích hoạt. Nếunền tảng OFS chức năng được kích hoạt (OFS pin không kết nốivới GND), chức năng UVP sẽ bị vô hiệu

Kết quả (Việt) 2:

Theo Bảo vệ điện áp (UVP)
CORE VR thực hiện dưới sự bảo vệ điện áp của
VOUT, CORE. Nếu ISEN1N là ít hơn so với các tài liệu tham khảo nội bộ
của 300mV, CORE VR sẽ kích hoạt UVP chốt. Các UVP
chốt sẽ tắt cả bên cao và MOSFETs phía thấp.
Khi UVP được kích hoạt bởi các CORE VR, các AXG VR
cũng sẽ nhập mềm tắt trình tự. Một sự chậm trễ 3μs được
sử dụng trong các mạch phát hiện UVP để ngăn chặn kích hoạt sai. Nếu
nền tảng OFS chức năng được kích hoạt (OFS pin không kết nối
với GND), chức năng UVP sẽ bị vô hiệu