The second aspect, called consisten

The second aspect, called consistency, determines when a written value will be
returned by a read.
Let’s look at coherence frst. A memory system is coherent if
1. A read by a processor P to a location X that follows a write by P to X, with no
writes of X by another processor occurring between the write and the read
by P, always returns the value written by P. Thus, in Figure 5.35 above, if CPU
A were to read X after time step 3, it should see the value 1.
2. A read by a processor to location X that follows a write by another processor
to X returns the written value if the read and write are suffciently separated
in time and no other writes to X occur between the two accesses. Thus, in
Figure 5.35, we need a mechanism so that the value 0 in the cache of CPU B
is replaced by the value 1 after CPU A stores 1 into memory at address X in
time step 3.
3. Writes to the same location are serialized; that is, two writes to the same
location by any two processors are seen in the same order by all processors.
For example, if CPU B stores 2 into memory at address X after time step 3,
processors can never read the value at location X as 2 and then later read
it as 1.
The frst property simply preserves program order—we certainly expect this
property to be true in uniprocessors, for example. The second property defnes
the notion of what it means to have a coherent view of memory: if a processor
could continuously read an old data value, we would clearly say that memory was
incoherent.
The need for write serialization is more subtle, but equally important. Suppose
we did not serialize writes, and processor P1 writes location X followed by P2
writing location X. Serializing the writes ensures that every processor will see the

Kết quả (Việt) 1:

Xác định các khía cạnh thứ hai, được gọi là nhất quán, khi giá trị văn bản sẽquay trở lại bởi một đọc.Hãy nhìn vào tính mạch lạc frst. Một hệ thống bộ nhớ là chặt chẽ nếu1. một đọc bởi một bộ xử lý P đến một vị trí X rằng sau một viết bởi P X, không cóviết của X bởi một bộ xử lý xảy ra giữa viết và đọcbởi P, luôn luôn trả về giá trị viết bởi P. Như vậy, trong con số 5,35 ở trên, nếu CPUA đã đọc X sau khi thời gian bước 3, nó sẽ thấy giá trị 1.2. một đọc bởi một bộ xử lý đến vị trí X sau viết bởi một bộ xử lýđể X trả về giá trị văn nếu đọc và viết là suffciently tách ratrong thời gian và không viết khác để X xảy ra giữa hai truy cập. Như vậy, trongCon số 5,35, chúng ta cần một cơ chế để cho giá trị 0 trong bộ nhớ cache của CPU Bđược thay thế bằng giá trị 1 sau khi CPU A mua sắm 1 vào bộ nhớ địa chỉ Xthời gian bước 3.3. viết đến cùng một vị trí đang đăng trên; đó là, hai viết đến cùngvị trí của bất kỳ bộ xử lý hai được nhìn thấy theo thứ tự của tất cả các bộ xử lý.Ví dụ, nếu CPU B mua sắm 2 vào bộ nhớ tại địa chỉ X sau thời gian bước 3,bộ vi xử lý có thể không bao giờ đọc giá trị tại vị trí X 2 và sau đó sau đó đọcnó như 1.Bất động sản frst chỉ đơn giản là giữ gìn trật tự chương trình — chúng tôi chắc chắn hy vọng điều nàybất động sản là đúng trong uniprocessors, ví dụ. Defnes tài sản thứ haikhái niệm về những gì nó có nghĩa là để có một cái nhìn chặt chẽ của bộ nhớ: nếu một bộ xử lýcó thể tiếp tục đọc một giá trị dữ liệu cũ, chúng tôi rõ ràng sẽ nói rằng bộ nhớkhông liên lạc.Sự cần thiết cho tuần tự ghi là tinh tế hơn, nhưng quan trọng không kém. Giả sửchúng tôi đã không serialize viết và bộ vi xử lý P1 viết vị trí X theo P2viết vị trí X. Serializing viết là đảm bảo rằng mỗi bộ xử lý sẽ thấy các

Kết quả (Việt) 3:

Thứ hai một cách phù hợp, được gọi là tình dục, đã quyết định một văn bản có giá trị sẽ là khi nào?By đọc trở về.Hãy xem có liên quan với nhau.Bộ nhớ hệ thống phù hợp, nếu1.Đọc bởi một bộ xử lý P đến một vị trí X là một người viết P đến X, khôngĐược viết và đọc khác xảy ra giữa một bộ xử lý XQua P, luôn luôn quay về giá trị của P, và do đó, trên bản đồ 5.35, nếu bộ xử lý trung tâmMột thời gian sau khi X là đọc những bước tổ chức 3, nó nên nhìn thấy giá trị của 1.2.Bởi một bộ xử lý đọc khác viết bởi một bộ xử lý vị trí XX trở lại ghi giá trị nếu đọc và viết hơn là tách rờiTrong thời gian và không còn ghi x xảy ra giữa Hai truy cập.Và do đó,Đồ 5.35, chúng ta cần một cơ chế, khiến cho giá trị 0 ở trong bộ nhớ cache processors BGiá trị sau khi bị thay thế bằng 1, sẽ được lưu trữ trong kho lưu trữ của bộ nhớ địa chỉ x đến các giá trị trong% 1Thời gian bước tổ chức 3.3.Viết cùng một vị trí bị; tức là 2 viết chungBởi bất kỳ hai bộ xử lý trí được cho là trong cùng một tuần tự bởi tất cả các bộ vi xử lý.Ví dụ, nếu bộ xử lý trung tâm lưu vào bộ nhớ địa chỉ B 2 X sau thời gian bước tổ chức 3,Xử lý không thể đọc được giá trị vị trí X là 2, rồi sau đó đọcNó là 1.Đầu tiên là một thuộc tính chỉ giữ lại chương trình này chúng tôi mong đợi.Trong buổi biểu diễn của bộ xử lý đơn là có thật, ví dụ.Định nghĩa thứ hai thuộc tínhNó có nghĩa là có một ký ức của mạch lạc quan của khái niệm: nếu một bộ xử lýCó thể liên tục đọc một dữ liệu cũ có giá trị, chúng ta sẽ nói rõ ràng, bộ nhớ làKhông liên quan.Viết thiết cho tinh tế hơn, nhưng cũng quan trọng.Giả sửChúng ta không có viết, và xử lý P1 viết sau vị trí X P2X. Serializing viết viết mỗi vị trí đảm bảo xử lý sẽ thấy