Mỗi byte dữ liệu được đọc tại cạnh lên của
CLK_P khi SAMPLE_CLK = '1'. Trong một ý nghĩa,
SAMPLE_CLK thực sự là một 'bật' hay 'hợp lệ'
tín hiệu vòng loại.
Các luồng dữ liệu dòng được điều khiển bằng các
tín hiệu SAMPLE_CLK_REQ. '0' có nghĩa là
kết thúc nhận không có chỗ cho bất kỳ nhiều
dữ liệu. Các nguồn dữ liệu không cần gửi dữ liệu, trừ
SAMPLE_CLK_REQ = '1'.
Đối với thông lượng tối đa, 16Kbit đệm đàn hồi
có trong cả hai tx / rx hướng vào người sử dụng
giao diện. Điều này cho phép các công cụ USB để đa nhiệm vụ,
gửi dữ liệu đến các PHY trong khi chấp nhận
dữ liệu tiếp theo từ người sử dụng và ngược lại.
Các giao thức USB là vô hình cho người dùng. Người dùng
không kiểm soát, cũng không khả năng hiển thị các dữ liệu
phân thành các gói DATA0 / data1, khung
trình tự kiểm tra (CRC) chèn và loại bỏ.
đang được dịch, vui lòng đợi..
