MHz, BiMOS Operational Amplifier wi

MHz, BiMOS Operational Amplifier with MOSFET Input/Bipolar Output
The CA3140A and CA3140 are integrated circuit operational amplifiers that combine the advantages of high voltage PMOS transistors with high voltage bipolar transistors on a single monolithic chip.
The CA3140A and CA3140 BiMOS operational amplifiers feature gate protected MOSFET (PMOS) transistors in the input circuit to provide very high input impedance, very low input current, and high speed performance. The CA3140A and CA3140 operate at supply voltage from 4V to 36V (either single or dual supply). These operational amplifiers are internally phase compensated to achieve stable operation in unity gain follower operation, and additionally, have access terminal for a supplementary external capacitor if additional frequency roll-off is desired. Terminals are also provided for use in applications requiring input offset voltage nulling. The use of PMOS field effect transistors in the input stage results in common mode input voltage capability down to 0.5V below the negative supply terminal, an important attribute for single supply applications. The output stage uses bipolar transistors and includes built-in protection against damage from load terminal short circuiting to either supply rail or to ground.
The CA3140 Series has the same 8-lead pinout used for the “741” and other industry standard op amps. The CA3140A and CA3140 are intended for operation at supply voltages up to 36V (18V).

Ordering Information

Features
• MOSFET Input Stage
- Very High Input Impedance (ZIN) -1.5T (Typ)
- Very Low Input Current (Il) -10pA (Typ) at 15V
- Wide Common Mode Input Voltage Range (VlCR) - Can be Swung 0.5V Below Negative Supply Voltage Rail
- Output Swing Complements Input Common Mode Range
• Directly Replaces Industry Type 741 in Most Applications

Applications
• Ground-Referenced Single Supply Amplifiers in Automo- bile and Portable Instrumentation
• Sample and Hold Amplifiers
• Long Duration Timers/Multivibrators (seconds-Minutes-Hours)
• Photocurrent Instrumentation
• Peak Detectors
• Active Filters
• Comparators
• Interface in 5V TTL Systems and Other Low Supply Voltage Systems
• All Standard Operational Amplifier Applications
• Function Generators
• Tone Controls
• Power Supplies
• Portable Instruments
• Intrusion Alarm Systems

Pinouts
CA3140 (METAL CAN)
TOP VIEW




OFFSET 1 NULL

TAB 8


STROBE 7 V+


INV. 2 INPUT

- 6
+

OUTPUT


NON-INV. 3
INPUT 4

5 OFFSET NULL

V- AND CASE
CA3140 (PDIP, SOIC)
TOP VIEW


OFFSET NULL

INV. INPUT

NON-INV. INPUT

V-

STROBE V+ OUTPUT

OFFSET NULL





Absolute Maximum Ratings Thermal Information

DC Supply Voltage (Between V+ and V- Terminals) . . . . . . . . . 36V Differential Mode Input Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . 8V
DC Input Voltage . . . . . . . . . . . . . . . . . . . . . . (V+ +8V) To (V- -0.5V)
Input Terminal Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1mA Output Short Circuit Duration (Note 2). . . . . . . . . . . . . . . . Indefinite

Operating Conditions
Temperature Range . . . . . . . . . . . . . . . . . . . . . . . . . -55oC to 125oC

Thermal Resistance (Typical, Note 1) JA (oC/W) JC (oC/W) PDIP Package . . . . . . . . . . . . . . . . . . . 100 N/A
SOIC Package . . . . . . . . . . . . . . . . . . . 160 N/A
Metal Can Package . . . . . . . . . . . . . . . 170 85
Maximum Junction Temperature (Metal Can Package). . . . . . . 175oC Maximum Junction Temperature (Plastic Package) . . . . . . . 150oC Maximum Storage Temperature Range . . . . . . . . . . -65oC to 150oC Maximum Lead Temperature (Soldering 10s) . . . . . . . . . . . . 300oC
(SOIC - Lead Tips Only)

CAUTION: Stresses above those listed in “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.
NOTES:
1. JA is measured with the component mounted on an evaluation PC board in free air.
2. Short circuit may be applied to ground or to either supply.

Electrical Specifications VSUPPLY = 15V, TA = 25oC


PARAMETER

SYMBOL

TEST CONDITIONS TYPICAL VALUES

UNITS
CA3140 CA3140A
Input Offset Voltage Adjustment Resistor Typical Value of Resistor
Between Terminals 4 and 5 or 4 and 1 to Adjust Max VIO 4.7 18 k
Input Resistance RI 1.5 1.5 T
Input Capacitance CI 4 4 pF
Output Resistance RO 60 60 
Equivalent Wideband Input Noise Voltage (See Figure 27) eN BW = 140kHz, RS = 1M 48 48 V
Equivalent Input Noise Voltage (See Figure 35) eN RS = 100 f = 1kHz 40 40 nV/Hz
f = 10kHz 12 12 nV/Hz
Short Circuit Current to Opposite Supply IOM+ Source 40 40 mA
IOM- Sink 18 18 mA
Gain-Bandwidth Product, (See Figures 6, 30) fT 4.5 4.5 MHz
Slew Rate, (See Figure 31) SR 9 9 V/s
Sink Current From Terminal 8 To Terminal 4 to Swing Output Low 220 220 A
Transient Response (See Figure 28) tr RL = 2k CL = 100pF Rise Time 0.08 0.08 s
OS Overshoot 10 10 %
Settling Time at 10VP-P, (See Figure 5) tS RL = 2k CL = 100pF
Voltage Follower To 1mV 4.5 4.5 s
To 10mV 1.4 1.4 s

Electrical Specifications For Equipment Design, at VSUPPLY = 15V, TA = 25oC, Unless Otherwise Specified


PARAMETER

SYMBOL CA3140 CA3140A

UNITS
MIN TYP MAX MIN TYP MAX
Input Offset Voltage |VIO| - 5 15 - 2 5 mV
Input Offset Current |IIO| - 0.5 30 - 0.5 20 pA
Input Current II - 10 50 - 10 40 pA
Large Signal Voltage Gain (Note 3) (See Figures 6, 29) AOL 20 100 - 20 100 - kV/V
86 100 - 86 100 - dB

Electrical Specifications For Equipment Design, at VSUPPLY = 15V, TA = 25oC, Unless Otherwise Specified (Continued)


PARAMETER

SYMBOL CA3140 CA3140A

UNITS
MIN TYP MAX MIN TYP MAX
Common Mode Rejection Ratio (See Figure 34) CMRR - 32 320 - 32 320 V/V
70 90 - 70 90 - dB
Common Mode Input Voltage Range (See Figure 8) VICR -15 -15.5 to +12.5 11 -15 -15.5 to +12.5 12 V
Power-Supply Rejection Ratio,
VIO/VS (See Figure 36) PSRR - 100 150 - 100 150 V/V
76 80 - 76 80 - dB
Max Output Voltage (Note 4) (See Figures 2, 8) VOM+ +12 13 - +12 13 - V
VOM- -14 -14.4 - -14 -14.4 - V
Supply Current (See Figure 32) I+ - 4 6 - 4 6 mA
Device Dissipation PD - 120 180 - 120 180 mW
Input Offset Voltage Temperature Drift VIO/T - 8 - - 6 - V/oC
NOTES:
3. At VO = 26VP-P, +12V, -14V and RL = 2k.
4. At RL = 2k.

Electrical Specifications For Design Guidance At V+ = 5V, V- = 0V, TA = 25oC


PARAMETER

SYMBOL TYPICAL VALUES

UNITS
CA3140 CA3140A
Input Offset Voltage |VIO| 5 2 mV
Input Offset Current |IIO| 0.1 0.1 pA
Input Current II 2 2 pA
Input Resistance RI 1 1 T
Large Signal Voltage Gain (See Figures 6, 29) AOL 100 100 kV/V
100 100 dB
Common Mode Rejection Ratio CMRR 32 32 V/V
90 90 dB
Common Mode Input Voltage Range (See Figure 8) VICR -0.5 -0.5 V
2.6 2.6 V
Power Supply Rejection Ratio PSRR
VIO/VS 100 100 V/V
80 80 dB
Maximum Output Voltage (See Figures 2, 8) VOM+ 3 3 V
VOM- 0.13 0.13 V
Maximum Output Current: Source IOM+ 10 10 mA
Sink I
OM- 1 1 mA
Slew Rate (See Figure 31) SR 7 7 V/s
Gain-Bandwidth Product (See Figure 30) fT 3.7 3.7 MHz
Supply Current (See Figure 32) I+ 1.6 1.6 mA
Device Dissipation PD 8 8 mW
Sink Current from Terminal 8 to Terminal 4 to Swing Output Low 200 200 A

Block Diagram



2mA 4mA

BIAS CIRCUIT CURRENT SOURCES AND REGULATOR



7 V+


200A
+
3


1.6mA


200A


2A 2mA

INPUT
-
2

A 
10,000

C1 12pF

A  1

6 OUTPUT




4 V-


5 1 8


STROBE

OFFSET NULL


Schematic Diagram


BIAS CIRCUIT

INPUT STAGE

SECOND STAGE

OUTPUT STAGE

DYNAMIC CURRENT SINK



D1


Q1 Q2



D7

Q3 R9
50

R10
Q4





Q20




R13 5K


D8


7 V+

Q6 Q5

Q7


Q19

1K

R11
20


R12 12K

R14 20K





R1
8K Q8


D2








D3 D4


Q17
R8 1K





Q18

Q21







6 OUTPUT




INVERTING 2
INPUT -
NON-INVERTING 3 +
INPUT




Q9


R2 500

D5 Q10








R3 500







C1 12pF









Q14







Q15 Q16

Q11 Q12

Q13
D6



R4 500

R5 500

R6
50

R7
30


5 1 8 4

OFFSET NULL

NOTE: All resistance values are in ohms.

STROBE V-

Application Information
Circuit Description
As shown in the block diagram, the input terminals may be operated down to 0.5V below the negative supply rail. Two class A amplifier stages provide the voltage gain, and a unique class AB amplifier stage provides the current gain necessary to drive low-impedance loads.
A biasing circuit provides control of cascoded constant current flow circuits in the first and second stages. The CA3140 includes an on chip phase compensating capacitor that is sufficient for the unity gain voltage follower configuration.
Input Stage
The schematic diagram consists of a differential input stage using PMOS field-effect transistors (Q9, Q10) working into a mirror pair of bipolar transistors (Q11, Q12) functioning as load resistors together with resistors R2 through R5. The mirror pair transistors also function as a differential-to-single-ended converter to provide base current drive to the second stage bipolar transistor (Q13). Offset nulling, when desired, can be effected with a 10k potentiometer connected across Terminals 1 and 5 and with its slider arm connected to Terminal
4. Cascode-connected bipolar transistors Q2, Q5 are the constant current source for the input stage. The base biasing circuit for the constant current source is described subsequently. The small diodes D3, D4, D5 provide gate oxide protection against high voltage transients, e.g., static electricity.
Second Stage
Most of the voltage gain in the CA3140 is provided by the second amplifier stage, consisting of bipolar transistor Q13 and its cascode connected load resistance provided by bipolar transistors Q3, Q4. On-chip phase compensation, sufficient for a majority of the applications is provided

Kết quả (Việt) 1:

MHz, BiMOS khuếch đại với MOSFET lưỡng cực đầu vào/đầu raCA3140A và CA3140 là vi mạch khuếch đại hoạt động kết hợp những lợi thế của điện áp cao PMOS bóng bán dẫn với bóng bán dẫn lưỡng cực điện áp cao trên một chip khối duy nhất.CA3140A và CA3140 BiMOS hoạt động khuếch đại tính năng cổng bảo vệ bóng bán dẫn MOSFET (PMOS) trong mạch đầu vào cung cấp trở kháng đầu vào rất cao, hiệu suất đầu vào hiện tại, và cao tốc độ rất thấp. CA3140A và CA3140 hoạt động ở cung cấp điện áp từ 4V để 36V (đơn hoặc kép cung cấp). Các bộ khuếch đại hoạt động được trong nội bộ giai đoạn được đền bù để đạt được các hoạt động ổn định trong sự thống nhất đạt được đi theo chiến dịch, và ngoài ra, có quyền truy cập thiết bị đầu cuối cho một tụ điện bên ngoài bổ sung nếu các tần số bổ sung roll-off là mong muốn. Thiết bị đầu cuối cũng được cung cấp để sử dụng trong các ứng dụng đòi hỏi phải có điện áp đầu vào bù đắp nulling. Sử dụng bóng bán dẫn có hiệu lực PMOS lĩnh vực trong giai đoạn đầu vào kết quả chung khả năng điện áp đầu vào chế độ xuống 0.5V dưới đây cung cấp phủ định thiết bị đầu cuối, một thuộc tính quan trọng cho các ứng dụng cung cấp duy nhất. Giai đoạn đầu ra sử dụng bóng bán dẫn lưỡng cực và bao gồm xây dựng trong bảo vệ chống lại thiệt hại từ tải thiết bị đầu cuối ngắn mạch hoặc đường sắt cung cấp hoặc mặt đất.Dòng CA3140 đã pinout 8-dẫn tương tự được sử dụng cho "741" và các ngành công nghiệp tiêu chuẩn op amps. CA3140A và CA3140 được thiết kế để hoạt động tại nguồn cung cấp điện áp lên đến 36V (18V).Thứ tự thông tin Tính năng• MOSFET giai đoạn đầu vào-Trở kháng đầu vào rất cao (ZIN)-1.5T (Typ)-Rất thấp đầu vào hiện tại (Il)-10pA (Typ) tại 15V-Phạm vi phổ biến chế độ đầu vào điện áp phạm vi (VlCR) - có thể là Swung 0.5V dưới tiêu cực cung cấp điện áp đường sắt-Sản lượng Swing bổ ngữ đầu vào phổ biến chế độ phạm vi• Trực tiếp thay thế công nghiệp loại 741 trong hầu hết các ứng dụngỨng dụng• Mặt đất-tham chiếu bộ khuếch đại cung cấp duy nhất trong Automo-mật và phương tiện xách tay• Mẫu và giữ bộ khuếch đại• Thời gian dài khách tham quan/Multivibrators (seconds-phút-giờ)• Thiết bị đo đạc photocurrent• Cao điểm máy dò• Bộ lọc hoạt động• Comparators• Giao diện 5V TTL hệ thống và các hệ thống điện áp thấp cấp• Tất cả khuếch đại tiêu chuẩn ứng dụng• Chức năng máy phát điện• Giai điệu điều khiển• Bộ cấp nguồn• Dụng cụ cầm tay• Xâm nhập hệ thống báo độngPinoutsCA3140 (KIM LOẠI CÓ THỂ)QUAN ĐIỂM TRÊN BÙ ĐẮP 1 NULL TAB 8 STROBE 7 V + INV. 2 ĐẦU VÀO -6+ ĐẦU RA PHÒNG KHÔNG INV. 3ĐẦU VÀO 4 5 BÙ ĐẮP NULL V - VÀ TRƯỜNG HỢPCA3140 (PDIP, SOIC)QUAN ĐIỂM TRÊN BÙ ĐẮP NULLINV. ĐẦU VÀOĐẦU VÀO INV.V- STROBE V + ĐẦU RABÙ ĐẮP NULL Xếp hạng tối đa tuyệt đối thông tin nhiệt DC cung cấp điện áp (giữa V + và V-thiết bị đầu cuối)....... . 36V chế độ khác biệt điện áp đầu vào.......................... 8VDC điện áp đầu vào...................... (V + + 8V) Để (V - - 0.5V)Đầu vào thiết bị đầu cuối hiện tại................................ 1mA đầu ra thời gian ngắn mạch (lưu ý 2)............... . Vô hạnĐiều kiện hoạt độngPhạm vi nhiệt độ......................... -55oC để 125oC Nhiệt điện trở (điển hình, lưu ý 1) JA (oC/W) JC (oC/W) PDIP gói................... 100 N/ASOIC gói................... 160 N/AKim loại có thể gói............... 170 85Nhiệt độ tối đa giao lộ (kim loại có thể gói)....... nhiệt độ tối đa giao lộ 175oC (nhựa gói)....... 150oC lưu trữ tối đa nhiệt độ dao động.......... - 65oC để 150oC chì nhiệt độ tối đa (Hàn 10s)............ 300oC(SOIC - dẫn Mẹo chỉ) Thận trọng: Nhấn mạnh trên những người được liệt kê trong "Xếp hạng tối đa tuyệt đối" có thể gây ra các tổn thương vĩnh viễn vào điện thoại. Đây là một căng thẳng chỉ đánh giá và hoạt động của thiết bị này hoặc bất kỳ các điều kiện ở trên những người được chỉ định trong phần hoạt động của đặc tả này không ngụ ý.GHI CHÚ:1. JA được đo bằng các thành phần được gắn trên một đánh giá máy tính bảng trong không khí miễn phí.2. ngắn mạch có thể được áp dụng để mặt đất hoặc để cung cấp một trong hai.Thông số kỹ thuật điện VSUPPLY = 15V, TA = 25oCTHAM SỐ BIỂU TƯỢNG THỬ NGHIỆM TIẾT ĐIỂN HÌNH GIÁ TRỊ ĐƠN VỊ CA3140 CA3140A Đầu vào bù đắp điện áp điều chỉnh điện trở thông thường giá trị của điện trởGiữa thiết bị đầu cuối 4 và 5 hoặc 4 và 1 để điều chỉnh Max VIO 4.7 18 kĐầu vào kháng RI 1.5 1.5 TĐầu vào điện dung CI 4 4 pFĐầu ra sức đề kháng RO 60 60 Tương đương Wideband đầu vào tiếng ồn điện áp (xem hình 27) eN BW = 140kHz, RS = 1M 48 48 VTương đương đầu vào tiếng ồn điện áp (xem hình 35) eN RS = 100 f = 1kHz 40 40 nV/Hz f = 10kHz 12 12 nV/HzDòng ngắn mạch để đối diện với cung cấp IOM + nguồn 40 40 mA IOM - chìm 18 18 mASản phẩm đạt được băng thông, (xem con số 6, 30) fT 4.5 4.5 MHzXoay tỷ lệ, (xem hình 31) SR 9 9 V/sChìm hiện tại từ Terminal 8 Terminal 4 để Swing đầu ra thấp 220 220 AThoáng qua phản ứng (xem hình 28) tr RL = 2k CL = 100pF tăng thời gian 0.08 0,08 s Hệ điều hành vượt qua 10 10%Giải quyết thời gian tại 10VP-P, (xem hình 5) tS RL = 2k CL = 100pFĐiện áp đi theo để 1mV 4.5 4.5 s Để 10mV 1.4 1.4 sThông số kỹ thuật điện cho thiết kế thiết bị, lúc VSUPPLY = 15V, TA = 25oC, trừ khi được chỉ rõTHAM SỐ BIỂU TƯỢNG CA3140 CA3140A ĐƠN VỊ MIN TYP MAX MIN TYP MAX Đầu vào điện áp bù đắp | VIO| -5 15-2 5 mVĐầu vào bù đắp hiện tại | IIO| -cách 0.5 30 - cách 0.5 20 pANhập hiện tại II - 10 50-10 40 pALớn tín hiệu điện áp tăng (lưu ý 3) (xem con số 6, 29) AOL 20 100-20 100 - kV/V 86 100-86 100 - dB Thông số kỹ thuật điện cho thiết kế thiết bị, lúc VSUPPLY = 15V, TA = 25oC, trừ khi được chỉ định (tiếp theo)THAM SỐ BIỂU TƯỢNG CA3140 CA3140A ĐƠN VỊ MIN TYP MAX MIN TYP MAX Tỷ lệ từ chối chế độ phổ biến (xem hình 34) CMRR - 32 320-32 320 V/V 70 90-70 90 - dBPhạm vi điện áp đầu vào phổ biến chế độ (xem hình 8) VICR -15-15.5 đến 12,5 11 -15-15.5 đến 12,5 12 VTỷ lệ từ chối cung cấp năng lượng,VIO/VS (xem hình 36) PSRR - 100 150-100 150 V/V 76 80-76 80 - dBĐiện áp đầu ra tối đa (chú ý 4) (xem hình 2, 8) VOM + + 12 + 12 13 13 - V VOM--14 -14-14.4-14.4 - VCung cấp hiện tại (xem hình 32) I + - 4 6-4 6 mAThiết bị tản PD - 120 180-120 180 mWĐầu vào bù đắp điện áp nhiệt độ Drift VIO/T - 8 - 6 - V/oCGHI CHÚ:3. tại võ = 26VP-P, + 12V, - 14V và RL = 2k.4. tại RL = 2k.Thông số kỹ thuật điện cho thiết kế hướng dẫn tại V + = 5 v, V - = 0V, TA = 25oCTHAM SỐ GIÁ TRỊ ĐIỂN HÌNH BIỂU TƯỢNG ĐƠN VỊ CA3140 CA3140A Đầu vào điện áp bù đắp | VIO| 5 2 mVĐầu vào bù đắp hiện tại | IIO| 0.1 0.1 pAĐầu vào hiện tại II 2 2 pAĐầu vào kháng RI 1 1 TLớn tín hiệu điện áp tăng (xem con số 6, 29) AOL 100 100 kV/V 100 100 dBTỷ lệ từ chối chế độ phổ biến CMRR 32 32 V/V 90 90 dBPhạm vi điện áp đầu vào phổ biến chế độ (xem hình 8) VICR-0.5-0.5 V 2.6 CÁCH 2.6 VTỷ lệ từ chối cung cấp điện PSRRVIO/VS 100 100 V/V 80 80 dBTối đa là đầu ra điện áp (xem hình 2, 8) VOM + 3 3 V VOM-0,13 0,13 VHiện tại sản lượng tối đa: Nguồn IOM + 10 10 mA Chìm tôiOM-1 1 mAXoay tỷ lệ (xem hình 31) SR 7 7 V/sSản phẩm đạt được băng thông (xem hình 30) fT 3.7 3.7 MHzCung cấp hiện tại (xem hình 32) I + 1.6 1,6 mAThiết bị tản PD 8 8 mWChìm hiện tại từ Terminal 8 Terminal 4 để Swing đầu ra thấp 200 200 A Sơ đồ khối 2mA 4mATHIÊN VỊ MẠCH HIỆN TẠI NGUỒN VÀ ĐIỀU 7 V + 200A+3 1.6mA 200A 2A 2mA ĐẦU VÀO-2 MỘT 10.000C1 12pF MỘT  1 6 ĐẦU RA4 V - 5 1 8 STROBE BÙ ĐẮP NULLSơ sơ đồ THIÊN VỊ CIRCUIT GIAI ĐOẠN ĐẦU VÀO GIAI ĐOẠN THỨ HAI GIAI ĐOẠN ĐẦU RA NĂNG ĐỘNG HIỆN TẠI SINK D1Q1 Q2 D7QUÝ 3 R950R10Q4 Q20 R13 5KD8 7 V + Q6 Q5Q7 Q19 1KR1120 R12 12K R14 20K R18K Q8D2 D3 D4 Q17R8 1K Q18 Q21 6 ĐẦU RA ĐẢO MÀU 2ĐẦU VÀO-PHÒNG KHÔNG ĐẢO NGƯỢC 3 +ĐẦU VÀO Q9.R2 500 D5 Q10 R3 500 C1 12pF H14 Q15 Q16 Q11 Q12 Q13D6 R4 500 R5 500 R650 R730 5 1 8 4 BÙ ĐẮP NULLLưu ý: Tất cả các giá trị kháng trong ohms. STROBE V- Ứng dụng thông tinMô tả mạchNhư minh hoạ trong sơ đồ khối, thiết bị đầu cuối đầu vào có thể được vận hành xuống 0.5V bên dưới đường sắt tiêu cực cung cấp. Hai lớp A khuếch đại giai đoạn cung cấp điện áp tăng, và cung cấp một lớp duy nhất AB khuếch đại giai đoạn hiện tại được cần thiết để lái xe tải trở kháng thấp.Một biasing mạch cung cấp quyền kiểm soát cascoded liên tục hiện tại dòng chảy mạch ở giai đoạn đầu tiên và thứ hai. CA3140 bao gồm một giai đoạn chip trên bồi thường tụ điện là đủ để đạt được sự thống nhất điện áp đi theo cấu hình.Giai đoạn đầu vàoThe schematic diagram consists of a differential input stage using PMOS field-effect transistors (Q9, Q10) working into a mirror pair of bipolar transistors (Q11, Q12) functioning as load resistors together with resistors R2 through R5. The mirror pair transistors also function as a differential-to-single-ended converter to provide base current drive to the second stage bipolar transistor (Q13). Offset nulling, when desired, can be effected with a 10k potentiometer connected across Terminals 1 and 5 and with its slider arm connected to Terminal4. Cascode-connected bipolar transistors Q2, Q5 are the constant current source for the input stage. The base biasing circuit for the constant current source is described subsequently. The small diodes D3, D4, D5 provide gate oxide protection against high voltage transients, e.g., static electricity.Second StageMost of the voltage gain in the CA3140 is provided by the second amplifier stage, consisting of bipolar transistor Q13 and its cascode connected load resistance provided by bipolar transistors Q3, Q4. On-chip phase compensation, sufficient for a majority of the applications is provided

Kết quả (Việt) 2:

MHz, BIMOS Amplifier hoạt động với MOSFET Input / Bipolar Output
Các CA3140A và CA3140 được tích hợp mạch hoạt động khuếch đại kết hợp những ưu điểm của điện áp cao PMOS bóng bán dẫn với các bóng bán dẫn lưỡng cực điện áp cao trên một chip đơn khối duy nhất.
Các CA3140A và CA3140 BIMOS bộ khuếch đại hoạt động tính năng bảo vệ cửa MOSFET (PMOS) bóng bán dẫn trong mạch đầu vào để cung cấp trở kháng đầu vào rất cao, rất thấp đầu vào hiện tại, và hiệu suất tốc độ cao. Các CA3140A và CA3140 hoạt động ở cấp điện áp từ 4V đến 36V (hoặc đơn lẻ hoặc cung cấp kép). Các bộ khuếch đại hoạt động được trong nội bộ giai đoạn đền bù để đạt được hoạt động ổn định trong hoạt động đoàn kết được đi theo, và ngoài ra, có thiết bị đầu cuối truy cập cho một tụ điện bên ngoài bổ sung nếu tần số bổ sung roll-off là mong muốn. Thiết bị đầu cuối cũng được cung cấp để sử dụng trong các ứng dụng đòi hỏi phải bù đầu vào điện áp xóa mỡ. Việc sử dụng các PMOS transistor hiệu ứng trường trong các kết quả giai đoạn đầu vào ở chế độ thông thường khả năng điện áp đầu vào xuống dưới 0.5V thiết bị đầu cuối cung tiêu cực, một thuộc tính quan trọng cho các ứng dụng cung cấp duy nhất. Giai đoạn đầu ra sử dụng bóng bán dẫn lưỡng cực và xây dựng kèm theo bảo vệ chống lại thiệt hại từ thiết bị đầu cuối tải ngắn mạch hoặc là đường sắt cung cấp hoặc với mặt đất.
Các CA3140 Series có cùng pinout 8-dẫn sử dụng cho "741" và ngành công nghiệp khác amps op chuẩn. . Các CA3140A và CA3140 được dành cho các hoạt động ở điện áp cung cấp lên đến 36V (18V) Thông tin đặt hàng Đặc điểm • Giai đoạn MOSFET Input - Very High Impedance Input (ZIN) -1.5T (Typ) - Very Low Input hiện tại (Il) - 10pA (Typ) tại 15V - Wide Chế độ Common Input Voltage Range (VlCR) - Có thể được gập 0.5V Dưới Negative Supply Voltage Rail - Swing Output bổ sung đầu vào chung chế độ đun • Trực tiếp Thay nghiệp Loại 741 trong Hầu hết các ứng dụng Ứng dụng • Ground-Referenced Độc Cung cấp khuếch đại trong Automo- mật và Portable Instrumentation • Mẫu và Giữ khuếch đại • Timers Duration Long / Multivibrators (seconds-phút-giờ) • quang điện Instrumentation • Đỉnh Detectors • Bộ lọc hoạt động • Comparators • Giao diện ở 5V Hệ thống TTL và khác Low Supply điện áp hệ thống • Tất cả các ứng dụng Amplifier vận hành chuẩn • Máy phát điện Chức năng • Điều khiển Tone • Đồ điện • Thiết bị dụng cụ • Intrusion Alarm Systems Pinouts CA3140 (METAL CAN) TOP XEM OFFSET 1 NULL TAB 8 STROBE 7 V + INV. 2 Input - 6 + OUTPUT NON-INV. 3 VÀO 4 5 OFFSET NULL V- VÀ TRƯỜNG HỢP CA3140 (PDIP, SOIC) XEM TOP OFFSET NULL INV. Input NON-INV. Input V- STROBE V + OUTPUT OFFSET NULL Ratings tuyệt đối tối đa nhiệt Information DC Điện áp cung cấp (giữa V + và V- Thiết bị đầu cuối). . . . . . . . . 36V Differential Chế độ áp đầu vào. . . . . . . . . . . . . . . . . . . . . . . . . . 8V DC Điện áp đầu vào. . . . . . . . . . . . . . . . . . . . . . (V + + 8V) Để (V- -0.5V) Input ga hiện tại. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1mA Output Short Circuit Thời gian (Note 2). . . . . . . . . . . . . . . . Không thời hạn Điều kiện vận hành Nhiệt độ Range. . . . . . . . . . . . . . . . . . . . . . . . . -55oC Đến 125oC Thermal Resistance (điển hình, chú thích 1) JA (oC / W) JC (oC / W) PDIP Package. . . . . . . . . . . . . . . . . . . 100 N / A SOIC Package. . . . . . . . . . . . . . . . . . . 160 N / A Kim loại có thể Đóng gói. . . . . . . . . . . . . . . 170 85 Maximum Junction Nhiệt độ (Metal Can trọn gói). . . . . . . 175oC tối đa Junction Nhiệt độ (trọn gói nhựa). . . . . . . 150oC lưu trữ tối đa Nhiệt độ Range. . . . . . . . . . -65oC Đến 150oC Nhiệt độ tối đa chì (10s hàn). . . . . . . . . . . . 300oC (SOIC - Chì Mẹo Only) LƯU Ý: những áp lực trên những liệt kê trong "Ratings tối đa tuyệt đối" có thể gây tổn thương vĩnh viễn cho các thiết bị. Đây là một sự căng thẳng chỉ Đánh giá và hoạt động của các thiết bị ở những hoặc bất kỳ điều kiện nào khác trên những quy định trong phần hoạt động của các đặc điểm kỹ thuật này không ngụ ý. GHI CHÚ: 1. JA được đo với các thành phần được gắn trên một đánh giá máy tính bảng trong không khí miễn phí. 2. Ngắn mạch có thể được áp dụng cho mặt đất hoặc một trong hai nguồn cung cấp. Điện kỹ thuật VSUPPLY = 15V, TA = 25oC THÔNG SỐ BIỂU TƯỢNG ĐIỀU KIỆN THI TIÊU BIỂU GIÁ TRỊ ĐƠN VỊ CA3140 CA3140A Input offset áp điều chỉnh điện trở giá trị tiêu biểu của điện trở giữa nhà ga 4 và 5 hoặc 4 và 1 để Điều chỉnh Max VIO 4.7 18 k Input kháng RI 1,5 1,5 T dung Input CI 4 4 pF Output kháng RO 60 60  Equivalent Wideband Input Voltage Tiếng ồn (Xem Hình 27) eN BW = 140kHz, RS = 1M 48 48 V Equivalent Input Voltage Tiếng ồn (Xem Hình 35) eN RS = 100 f = 1kHz 40 40 nV / Hz f = 10kHz 12 12 nV / Hz ngắn mạch hiện tại để đối diện Cung IOM + Nguồn 40 40 mA IOM- Chậu 18 18 mA Gain- băng thông sản phẩm, (Xem hình 6, 30) ft 4,5 4,5 MHz xoay Rate, (Xem Hình 31) SR 9 9 V / s Chìm hiện tại Từ ga 8 Để Terminal 4 Swing Low Output 220 220 A Transient Response (Xem Hình 28) tr RL = 2k CL = 100pF Rise Time 0,08 0,08 s OS chênh 10 10% Giải quyết Time tại 10VP-P, (xem hình 5) TS RL = 2k CL = 100pF Voltage Follower Để 1mV 4,5 4,5 s Để 10mV 1,4 1,4 s Điện kỹ thuật Đối với thiết bị thiết kế, tại VSUPPLY = 15V, TA = 25oC, Trừ Nếu không rõ THÔNG SỐ SYMBOL CA3140 CA3140A ĐƠN VỊ MIN TYP MAX MIN MAX TYP Input Voltage offset | VIO | - 15 Tháng Năm - 5 tháng hai mV đầu vào offset hiện tại | Iio | - 0,5 30-0,5 20 pA Dòng vào II - 10 50 - 10 40 pA lớn tín hiệu điện áp Gain (Lưu ý 3) (Xem hình 6, 29) AOL 20 100 - 20 100 - kV / V 86 100 - 86 100 - dB Điện Thông số kỹ thuật Đối với thiết bị thiết kế, tại VSUPPLY = 15V, TA = 25oC, Trừ Nếu không rõ (Tiếp theo) THÔNG SỐ SYMBOL CA3140 CA3140A ĐƠN VỊ MIN TYP MAX MIN MAX TYP Chế độ Common Ratio Rejection (Xem Hình 34) CMRR - 32 320 - 32 320 V / V 70 90 - 70 90 - dB Chế độ Common Input Voltage Range (xem hình 8) VICR -15 -15,5 đến 12,5 11 -15 -15,5 đến 12,5 12 V Ratio chối Power-Cung cấp, VIO / VS (Xem Hình 36) PSRR - 100 150 - 100 150 V / V 76 80 - 76 80 - dB Max Output Voltage (Lưu ý 4) (Xem hình 2, 8) VOM + 12 13 - 12 13 - V VOM- -14 - 14,4 - -14 -14,4 - V cung cấp hiện tại (Xem Hình 32) I + - 4 6 - 4 6 mA Device tán PD - 120 180 - 120 180 mW Input Voltage offset Nhiệt độ Drift VIO / T - 8 - - 6 -  V / oC THUYẾT: 3. Tại VO = 26VP-P, + 12V, -14V và RL = 2k. 4. Tại RL = 2k. Điện kỹ thuật Đối với Hướng dẫn thiết kế tại V + = 5V, V- = 0V, TA = 25oC THÔNG SỐ SYMBOL GIÁ TRỊ TIÊU BIỂU ĐƠN VỊ CA3140 CA3140A Input Voltage offset | VIO | 5 2 mV đầu vào offset hiện tại | Iio | 0,1 0,1 pA Dòng vào II 2 2 pA Input kháng RI 1 1 T lớn tín hiệu điện áp Gain (Xem hình 6, 29) AOL 100 100 kV / V 100 100 dB Chế độ Common Ratio chối CMRR 32 32 V / V 90 90 dB Chế độ Điện áp Ngõ chung (xem hình 8) VICR -0.5 -0.5 V 2,6 2,6 V Ratio chối Power Supply PSRR VIO / VS 100 100 V / V 80 80 dB Điện áp đầu ra tối đa (Xem hình 2, 8) VOM + 3 3 V VOM- 0,13 0,13 V tối đa đầu ra hiện tại: Nguồn IOM + 10 10 mA Chậu tôi om- 1 1 mA xoay Rate (Xem Hình 31) SR 7 7 V / s Gain Bandwidth-Sản phẩm (Xem Hình 30) ft 3,7 3,7 MHz Nguồn cung hiện tại (Xem Hình 32) I + 1,6 1,6 mA Device tán PD 8 8 mW chìm hiện từ đầu cuối đến đầu cuối 8 4 Swing Low Output 200 200 A Block Diagram 2mA 4mA BIAS CIRCUIT HIỆN VÀ NGUỒN REGULATOR 7 V + 200A + 3 1.6mA 200A 2A 2mA Input - 2 A  10.000 C1 12pF A  1 6 OUTPUT 4 V- 5 1 8 STROBE OFFSET NULL Schematic Sơ đồ BIAS MẠCH VÀO GIAI ĐOẠN THỨ HAI GIAI ĐOẠN OUTPUT STAGE NĂNG ĐỘNG HIỆN SINK D1 Q1 Q2 D7 Q3 R9 50 R10 Q4 Q20 R13 5K D8 7 V + Q6 Q5 Q7 Q19 1K R11 20 R12 12K R14 20K R1 8K Q8 D2 D3 D4 Q17 R8 1K Q18 Q21 6 OUTPUT nghịch đảo 2 Input - không đảo ngược 3 + Input Q9 R2 500 D5 Q10 R3 500 C1 12pF Q14 Q15 Q16 Q11 Q12 Q13 D6 R4 500 R5 500 R6 50 R7 30 5 1 8 4 OFFSET NULL Chú ý: Tất cả các giá trị điện trở là trong ohms. STROBE V- Thông tin Ứng dụng vi mạch Mô tả Như thể hiện trong sơ đồ khối, các thiết bị đầu cuối đầu vào có thể được vận hành xuống 0.5V dưới đường sắt cung cấp tiêu cực. Hai lớp A giai đoạn khuếch đại cung cấp đạt được điện áp, và một lớp học duy nhất AB giai đoạn khuếch đại cung cấp các lợi ích cần thiết hiện nay để lái xe tải trở kháng thấp. Một mạch xu hướng cung cấp điều khiển của mạch dòng điện không đổi cascoded trong giai đoạn đầu tiên và thứ hai. Các CA3140 bao gồm một trên chip giai đoạn bồi thường tụ đó là đủ để cấu hình đoàn kết được điện áp đi theo. Input Stage Các sơ đồ bao gồm một giai đoạn đầu vào khác biệt bằng cách sử dụng PMOS transistor hiệu ứng trường (Q9, Q10) làm việc thành một cặp gương của các bóng bán dẫn lưỡng cực (Q11, Q12) có chức năng như tải điện trở cùng với điện trở R2 qua R5. Các bóng bán dẫn gương Cặp đôi này cũng có chức năng như một công cụ chuyển đổi khác biệt-to-single-end để cung cấp ổ đĩa hiện tại cơ sở để các bóng bán dẫn lưỡng cực giai đoạn thứ hai (Q13). Xóa mỡ bù đắp, khi mong muốn, có thể được thực hiện với một chiết 10k kết nối qua thiết bị đầu cuối 1 và 5 và với cánh tay trượt của nó kết nối đến Terminal 4. Cascode kết nối transistor lưỡng cực Q2, Q5 là nguồn dòng không đổi cho giai đoạn đầu vào. Các mạch biasing cơ sở cho nguồn dòng không đổi được mô tả sau đó. Các điốt D3 nhỏ, D4, D5 cung cấp cửa bảo vệ oxide chống lại quá độ điện áp cao, ví dụ như, tĩnh điện. Thứ hai Stage Hầu hết đạt được điện áp trong CA3140 được cung cấp bởi các giai đoạn khuếch đại thứ hai, bao gồm các bóng bán dẫn lưỡng cực Q13 và cascode kết nối tải của nó kháng được cung cấp bởi các bóng bán dẫn lưỡng cực Q3, Q4. On-chip bồi thường giai đoạn, đủ cho một phần lớn các ứng dụng được cung cấp