As a transitional step toward a pip

As a transitional step toward a pipelined design, we must slightly rearrange the order of the five stages in SEQ so that the PC update stage comes at the beginning of the clock cycle, rather than at the end. This transformation requires only minimal change to the overall hardware structure, and it will work better with the sequencing of activities within the pipeline stages. We refer to this modified design as “SEQ+.”
We can move the PC update stage so that its logic is active at the beginning of the clock cycle by making it compute the PC value for the current instruction. Figure 4.39 shows how SEQ and SEQ+ differ in their PC computation. With SEQ (Figure 4.39(a)), the PC computation takes place at the end of the clock cycle, computing the new value for the PC register based on the values of signals

Kết quả (Việt) 2:

Như là một bước chuyển tiếp hướng tới một thiết kế pipelined, chúng tôi hơi phải sắp xếp lại thứ tự của các fi ve giai đoạn trong SEQ để các giai đoạn cập nhật máy tính xuất hiện ở đầu của chu kỳ đồng hồ, chứ không phải ở cuối. Sự chuyển đổi này chỉ đòi hỏi sự thay đổi tối thiểu để các cấu trúc phần cứng tổng thể, và nó sẽ làm việc tốt hơn với các trình tự của các hoạt động trong giai đoạn đường ống dẫn. Chúng tôi tham khảo để sửa đổi này thì thiết kế ed là "SEQ +."
Chúng tôi có thể di chuyển trong giai đoạn cập nhật máy tính để logic của nó là hoạt động vào đầu của chu kỳ đồng hồ bằng cách làm cho nó tính giá trị máy tính cho các hướng dẫn hiện hành. Hình 4.39 cho thấy cách SEQ và SEQ + khác biệt trong tính toán máy tính của mình. Với SEQ (Hình 4.39 (a)), tính toán máy tính diễn ra vào cuối của chu kỳ đồng hồ, tính toán các giá trị mới cho đăng ký PC dựa trên các giá trị của tín hiệu