In slave transmitter operation, the

In slave transmitter operation, the master device outputs the SCL (clock) signal, the RIIC transmits data as a slave
device, and the master device returns acknowledgements.
Figure 24.15 shows an example of usage of slave transmission and Figure 24.16 and Figure 24.17 show the timing of
operations in slave transmission.
The following describes the procedure and operations for slave transmission.
1. Follow the procedure in Figure 24.5 to make initial settings for the RIIC. This step is not necessary if initialization
of the RIIC has already been completed. After initial settings, the RIIC will stay in the standby state until it receives
a slave address that it matches.
2. After receiving a matching slave address, the RIIC sets one of the corresponding bits ICSR1.HOA, GCA, and AASy
(y = 0 to 2) to 1 on the rising edge of the ninth cycle of SCL clock (the clock signal) and outputs the value set in the
ICMR3.ACKBT bit to the acknowledge bit on the ninth cycle of SCL clock. If the value of the R/W# bit that was
also received at this time is 1, the RIIC automatically places itself in slave transmitter mode by setting both the TRS
bit and the TDRE flag in ICSR2 to 1.
3. After the ICSR2.TEND flag is confirmed to be 1, write the data for transmission to the ICDRT register. At this time,
if the RIIC receives no acknowledge from the master device (receives an NACK signal) while the ICFER.NACKE
bit is 1, the RIIC suspends transfer of the next data.
4. Wait unit the ICSR2.TEND flag is set to 1 while the ICSR2.TDRE flag is 1, after the ICSR2.NACKF flag is set to
1or the last byte for transmission is written to the ICDRT register. When the ICSR2.NACKF flag or the TEND flag
is 1, the RIIC drives the SCL line low on the ninth falling edge of SCL clock.
5. When the ICSR2.NACKF flag or the ICSR2.TEND flag is 1, dummy read ICDRR to complete the processing. This
releases the SCL line.
6. Upon detecting the stop condition, the RIIC automatically clears bits ICSR1.HOA, GCA, and AASy (y = 0 to 2),
flags ICSR2.TDRE and TEND, and the ICCR2.TRS bit to 0, and enters slave receiver mode.
7. After checking that the ICSR2.STOP flag is 1, clear the ICSR2.NACKF and STOP flags to 0 for the next transfer
operation.

Kết quả (Việt) 1:

Các hoạt động phát nô lệ, tổng thể thiết bị đầu ra tín hiệu SCL (đồng hồ), RIIC truyền dữ liệu như một nô lệ
điện thoại và thiết bị chủ trả về lời cảm ơn.
hình 24.15 cho thấy một ví dụ về cách sử dụng nô lệ truyền và hình 24.16 và hình 24.17 Hiển thị thời gian của
hoạt động tại nô lệ truyền.
sau đây mô tả các thủ tục và các hoạt động để nô lệ truyền.
1. Thực hiện theo các thủ tục trong hình 24,5 để thực hiện các thiết đặt ban đầu cho RIIC. Bước này là không cần thiết nếu khởi tạo
của RIIC đã đã được hoàn thành. Sau khi cài đặt ban đầu, RIIC sẽ ở trong trạng thái chờ cho đến khi nó nhận được
một nô lệ địa chỉ rằng nó phù hợp.
2. Sau khi nhận được một địa chỉ phù hợp với nô lệ, RIIC đặt một trong các bit tương ứng ICSR1.HÒA, GCA, và AASy
(y = 0-2) 1 bên rìa chu kỳ thứ chín của SCL đồng hồ (tín hiệu đồng hồ) và đầu ra, tăng giá trị nằm trong các
ICMR3.ACKBT chút để acknowledge chút về chu kỳ thứ chín của SCL đồng hồ. Nếu giá trị của R/W# chút mà là
cũng đã nhận được lúc này giờ là 1, RIIC tự động đặt chính nó trong nô lệ phát chế độ bằng cách đặt cả hai TRS
bit và TDRE đánh dấu trong ICSR2 1.
3. Sau khi ICSR2.Có xu hướng cờ được xác nhận là 1, ghi dữ liệu truyền để đăng ký ICDRT. Tại thời điểm này,
nếu RIIC nhận được không có xác nhận từ thiết bị tổng thể (nhận được một tín hiệu NACK) trong khi ICFER.NACKE
bit là 1, RIIC đình chỉ chuyển giao dữ liệu tiếp theo.
4. Chờ đợi đơn vị ICSR2.Có xu hướng cờ được thiết lập để 1 trong khi ICSR2.Lá cờ TDRE là 1, sau khi ICSR2.Lá cờ NACKF được thiết lập để
1or byte cuối để truyền được viết để ICDRT đăng ký. Khi ICSR2.NACKF cờ hoặc có xu hướng đánh dấu
là 1, RIIC ổ đĩa dòng SCL thấp trên bờ rơi xuống thứ chín của SCL clock.
5. Khi ICSR2.NACKF cờ hoặc ICSR2.Lá cờ có xu hướng là 1, giả đọc ICDRR để hoàn thành việc xử lý. Điều này
bản phát hành dòng SCL.
6. Khi phát hiện tình trạng dừng, RIIC tự động xóa bit ICSR1.HÒA, GCA, và AASy (y = 0-2),
cờ ICSR2.TDRE và có xu hướng, và ICCR2.TRS bit 0, và đi vào nô lệ nhận chế độ.
7. Sau khi kiểm tra rằng ICSR2.Dừng cờ là 1, rõ ràng ICSR2.NACKF và dừng cờ 0 cho việc chuyển giao tiếp theo
hoạt động.

Kết quả (Việt) 2:

Trong nô lệ hoạt động máy phát, thiết bị tổng thể kết quả đầu ra SCL (đồng hồ) tín hiệu, RIIC truyền dữ liệu như một nô lệ
thiết bị, và các thiết bị chủ trả lời cảm ơn.
Hình 24.15 cho thấy một ví dụ về cách sử dụng của nô lệ và truyền hình 24.16 và 24.17 Hình hiển thị thời gian
hoạt động trong truyền nô lệ.
Dưới đây mô tả các thủ tục và các hoạt động để truyền nô lệ.
1. Thực hiện theo các thủ tục trong hình 24.5 để làm cho các thiết lập ban đầu cho RIIC. Bước này là không cần thiết nếu khởi tạo
của RIIC đã được hoàn thành. Sau khi cài đặt ban đầu, RIIC sẽ ở trong trạng thái chờ cho đến khi nó nhận được
một địa chỉ nô lệ nó phù hợp.
2. Sau khi nhận được địa chỉ nô lệ phù hợp, các RIIC đặt một trong các bit tương ứng ICSR1.HOA, GCA, và AASy
(y = 0-2) tới 1 trên các cạnh tăng của chu kỳ thứ chín của đồng hồ SCL (tín hiệu đồng hồ) và đầu ra giá trị thiết lập trong
bit ICMR3.ACKBT để bit nhận vào chu kỳ thứ chín của đồng hồ SCL. Nếu giá trị của R / W # bit được
cũng nhận được vào thời điểm này là 1, RIIC tự động tự đặt mình trong chế độ nô lệ phát bằng cách thiết lập cả TRS
bit và cờ TDRE trong ICSR2 1.
3. Sau khi lá cờ ICSR2.TEND được xác nhận là 1, ghi dữ liệu để chuyển giao cho đăng ký ICDRT. Tại thời điểm này,
nếu RIIC không nhận được xác nhận từ thiết bị chủ (nhận được một tín hiệu NACK) trong khi ICFER.NACKE
bit là 1, RIIC đình chỉ chuyển giao các dữ liệu tiếp theo.
4. Chờ đơn vị lá cờ ICSR2.TEND được thiết lập để 1 trong khi lá cờ ICSR2.TDRE là 1, sau khi lá cờ ICSR2.NACKF được thiết lập để
1or byte cuối cùng để truyền được ghi vào sổ đăng ký ICDRT. Khi lá cờ ICSR2.NACKF hoặc Tựu cờ
là 1, RIIC ổ đĩa dòng thấp SCL trên cạnh ngã thứ chín của đồng hồ SCL.
5. Khi lá cờ ICSR2.NACKF hoặc cờ ICSR2.TEND là 1, giả đọc ICDRR để hoàn thành việc xử lý. Điều này
phát hành dòng SCL.
6. Khi phát hiện tình trạng dừng, RIIC sẽ tự động xóa bit ICSR1.HOA, GCA, và AASy (y = 0-2),
cờ ICSR2.TDRE và Tựu, và bit ICCR2.TRS 0, và vào chế độ nhận nô lệ.
7 . Sau khi kiểm tra rằng lá cờ ICSR2.STOP là 1, rõ ràng ICSR2.NACKF và STOP cờ 0 cho việc chuyển giao tiếp theo
hoạt động.