FO, and WO stages involve a memory

FO, and WO stages involve a memory access. The diagram implies that all these accesses
can occur simultaneously.
Most memory systems will not permit that. However,
the desired value may be in cache, or the FO or WO stage may be null. Thus,
much of the time, memory conflicts will not slow down the pipeline.
Several other factors serve to limit the performance enhancement. If the six
stages are not of equal duration, there will be some waiting involved at various
pipeline stages, as discussed before for the two-stage pipeline. Another difficulty is
the conditional branch instruction, which can invalidate several instruction fetches.
A similar unpredictable event is an interrupt. Figure 12.11 illustrates the effects of
the conditional branch, using the same program as Figure 12.10. Assume that instruction
3 is a conditional branch to instruction 15.
Until the instruction is executed,
there is no way of knowing which instruction will come next. The pipeline, in this
example, simply loads the next instruction in sequence (instruction 4) and proceeds.
In Figure 12.10, the branch is not taken, and we get the full performance benefit of
the enhancement. In Figure 12.11, the branch is taken. This is not determined until
the end of time unit 7. At this point, the pipeline must be cleared of instructions that
are not useful. During time unit 8, instruction 15 enters the pipeline. No instructions
complete during time units 9 through 12; this is the performance penalty incurred
because we could not anticipate the branch. Figure 12.12 indicates the logic needed
for pipelining to account for branches and interrupts.
Other problems arise that did not appear in our simple two-stage organization.
The CO stage may depend on the contents of a register that could be altered by a
previous instruction that is still in the pipeline. Other such register and memory conflicts
could occur.
The system must contain logic to account for this type of conflict.
To clarify pipeline operation, it might be useful to look at an alternative depic

Kết quả (Việt) 1:

FO, và WO giai đoạn liên quan đến một truy cập vào bộ nhớ. Sơ đồ ngụ ý rằng tất cả các truy cậpcó thể xảy ra cùng một lúc.Hầu hết bộ nhớ hệ thống sẽ không cho phép đó. Tuy nhiên,giá trị mong muốn có thể trong bộ nhớ cache, hoặc giai đoạn FO hoặc WO có thể được null. Vì vậy,phần lớn thời gian, bộ nhớ cuộc xung đột sẽ không làm chậm các đường ống dẫn.Một số các yếu tố khác nhằm mục đích nâng cao hiệu suất giới hạn. Nếu sáugiai đoạn không phải bằng thời gian, sẽ có một chờ đợi tham gia tại khác nhauđường ống dẫn giai đoạn, như được thảo luận trước khi cho các đường ống dẫn hai giai đoạn. Một khó khăn làhướng dẫn chi nhánh có điều kiện, có thể làm mất hiệu lực một số hướng dẫn fetches.Một sự kiện tương tự không thể đoán trước là ngắt. 12.11 hình minh họa các hiệu ứng củaCác chi nhánh có điều kiện, bằng cách sử dụng chương trình tương tự như hình 12.10. Giả sử rằng hướng dẫn3 là một chi nhánh có điều kiện để giảng dạy 15.Cho đến khi các hướng dẫn được thực thi,không còn cách nào biết hướng dẫn mà sẽ đến tiếp theo. Các đường ống, tại đâyVí dụ, chỉ đơn giản là tải các hướng dẫn tiếp theo trong trình tự (hướng dẫn 4) và tiền.Trong con số 12.10, các chi nhánh không được thực hiện, và chúng tôi nhận được những lợi ích đầy đủ hiệu suất củanâng cao. 12.11 con số, các chi nhánh được thực hiện. Điều này không được xác định cho đến khikết thúc 7 đơn vị thời gian. Tại thời điểm này, các đường ống phải được xóa các hướng dẫn màkhông phải là hữu ích. Trong thời gian 8 đơn vị, chỉ thị 15 vào đường ống. Không có hướng dẫnhoàn thành trong thời gian đơn vị 9 qua 12; đây là hình phạt hiệu suất phát sinhbởi vì chúng tôi không thể dự đoán các chi nhánh. Chỉ ra con số 12.12 logic cần thiếtcho pipelining vào tài khoản cho các chi nhánh và ngắt.Các vấn đề phát sinh mà không xuất hiện trong chúng tôi tổ chức hai tầng đơn giản.Giai đoạn CO có thể phụ thuộc vào nội dung của một đăng ký có thể được thay đổi bởi mộthướng dẫn trước đây vẫn còn trong các đường ống dẫn. Những xung đột khác đăng ký và bộ nhớcó thể xảy ra.Hệ thống phải chứa logic để tài khoản cho các loại xung đột.Để làm rõ vận hành đường ống dẫn, nó có thể là hữu ích để xem xét một depic thay thế

Kết quả (Việt) 2:

FO, và WO giai đoạn liên quan đến một truy cập bộ nhớ. Sơ đồ ngụ ý rằng tất cả các truy cập
có thể xảy ra cùng một lúc.
Hầu hết các hệ thống bộ nhớ sẽ không cho phép điều đó. Tuy nhiên,
giá trị mong muốn có thể được cache, hoặc FO hoặc WO giai đoạn có thể là null. Vì vậy,
nhiều thời gian, xung đột bộ nhớ sẽ không làm chậm các đường ống.
Một số yếu tố khác phục vụ để hạn chế việc nâng cao hiệu suất. Nếu sáu
giai đoạn không thời hạn bằng nhau, sẽ có một số chờ đợi tham gia vào tất cả các
giai đoạn đường ống, như đã thảo luận trước khi cho đường ống hai giai đoạn. Một khó khăn khác là
các lệnh rẽ nhánh có điều kiện, có thể làm mất hiệu lực một số hướng dẫn lấy về.
Một sự kiện không thể đoán trước tương tự như là một ngắt. Hình 12.11 minh họa tác động của
các chi nhánh có điều kiện, sử dụng chương trình tương tự như hình 12.10. Giả sử rằng hướng dẫn
3 là một chi nhánh có điều kiện để giảng dạy 15.
Cho đến khi thực hiện lệnh,
không có cách nào biết được đó hướng dẫn sẽ xảy ra tiếp theo. Đường ống dẫn dầu, trong này
ví dụ, chỉ cần tải các lệnh tiếp theo trong chuỗi (hướng dẫn 4) và tiền thu được.
Trong hình 12.10, các chi nhánh không được thực hiện, và chúng tôi có được hiệu quả lợi ích đầy đủ của
việc tăng cường. Trong hình 12.11, chi nhánh được thực hiện. Đây không phải là quyết tâm cho đến khi
kết thúc thời gian đơn vị 7. Tại thời điểm này, các đường ống phải được dọn sạch các hướng dẫn mà
không hữu ích. Trong thời gian đơn vị 8, hướng 15 đi vào đường ống dẫn. Không có hướng dẫn
hoàn chỉnh trong đơn vị thời gian từ 9 đến 12; đây là hình phạt hiệu quả phát sinh
bởi vì chúng ta không thể dự đoán các chi nhánh. Hình 12.12 cho thấy sự logic cần thiết
cho pipelining chiếm cành và ngắt.
Các vấn đề khác phát sinh mà không xuất hiện trong tổ chức hai giai đoạn đơn giản của chúng tôi.
Các giai đoạn CO có thể phụ thuộc vào nội dung của một đăng ký có thể được thay đổi bởi một
hướng dẫn trước đó vẫn còn trong các đường ống dẫn. Đăng ký và bộ nhớ như cuộc xung đột khác
có thể xảy ra.
Các hệ thống phải có logic để giải thích cho loại xung đột này.
Để làm rõ hoạt động đường ống dẫn, nó có thể là hữu ích để nhìn vào một depic thay thế