In other words, the cell bias can b

In other words, the cell bias can be minimized by means of control using
threshold voltage of the cell transistors. Of course, some plus
alpha margin should be added to the cell bias to compensate
fluctuations of the threshold voltages of the cell transistors.
Though, a concept of determining the cell bias by using the
threshold voltage of the cell transistors is very reasonable to
minimize the cell leakage.
We propose the replica cell biasing scheme shown in
Fig. 5(a). In our scheme, we introduce replica cells and the
cell bias is determined only by their threshold voltages. As
shown in Fig. 5(a), pMOS clamp transistors, P1 and P2, are
implemented instead of the nMOS diode-connected transistor
in the conventional diode clamp scheme, and their gate terminals
are controlled by the bias generator. In the bias generator,
replica cells both for the pMOS load and the nMOS driver are
implemented. PMOS transistors P1 and P2 are implemented
to cancel out the voltage shift in the pMOS clamp transistors
P1 and P2, respectively. The resistors composed of polysilicon
wire without top silicide layer have high impedance to limit
the current and the current consumption is 1 A under the
worst leakage condition. In the sleep mode, the VSSC level
is controlled by the clamp transistors, P1 and P2, and the bias
generator. The replica cells in the bias generator are identical
to the cell transistors in the memory arrays in their layout and
dimensions. Therefore, the threshold voltage of the replica
cell replicates that of the cell transistor. In order to explain

Kết quả (Việt) 1:

Nói cách khác, xu hướng di động có thể được giảm thiểu bằng cách kiểm soát bằng cách sử dụngngưỡng điện áp của transistor di động. Tất nhiên, một số cộngAlpha lề nên được thêm vào xu hướng di động để bồi thườngdao động điện áp ngưỡng của transistor di động.Mặc dù, một khái niệm xác định xu hướng di động bằng cách sử dụng cácngưỡng điện áp của transistor di động là rất hợp lý đểgiảm thiểu sự rò rỉ điện.Chúng tôi đề xuất các tế bào replica biasing chương trình Hiển thị ởHình 5(a). Trong chương trình của chúng tôi, chúng tôi giới thiệu bản sao các tế bào và cácxu hướng di động được xác định bằng các điện áp ngưỡng. NhưHiển thị ở hình 5(a), pMOS kẹp bóng bán dẫn, P1 và P2,thực hiện thay vì kết nối diode nMOS transistortrong sơ đồ kẹp thông thường diode và của nhà ga gateđược điều khiển bởi các máy phát điện thiên vị. Trong các máy phát điện thiên vị,tế bào sao cho cả hai tải pMOS và nMOS drivertriển khai thực hiện. Bóng bán dẫn PMOS P1 và P2 được thực hiệnđể hủy bỏ ra sự thay đổi điện áp trong các pMOS kẹp bóng bán dẫnP1 và P2, tương ứng. Điện trở bao gồm polysilicondây mà không có lớp đầu trang silicide có trở kháng cao để hạn chếhiện tại và mức tiêu thụ hiện tại là 1 A dưới cáctình trạng rò rỉ tồi tệ nhất. Ở chế độ ngủ, mức độ VSSCđược điều khiển bởi bóng bán dẫn kẹp, P1 và P2 và thiên vịMáy phát điện. Bản sao các tế bào trong các máy phát điện thiên vị là giống hệt nhauđể bóng bán dẫn điện trong mảng bộ nhớ trong bố trí của họ vàKích thước. Do đó, điện áp ngưỡng của các bản saotế bào tái tạo của transistor di động. Để giải thích

Kết quả (Việt) 2:

Nói cách khác, sự thiên vị tế bào có thể được giảm thiểu bằng cách điều khiển bằng
điện áp ngưỡng của các bóng bán dẫn di động. Tất nhiên, một số cộng với
biên độ alpha nên được thêm vào sự thiên vị tế bào để bù đắp
biến động của điện áp ngưỡng của các bóng bán dẫn di động.
Mặc dù, một khái niệm về việc xác định thiên vị tế bào bằng cách sử dụng
điện áp ngưỡng của các bóng bán dẫn tế bào là rất hợp lý để
giảm thiểu rò rỉ di động.
Chúng tôi đề xuất các chương trình tế bào xu hướng sao thể hiện trong
hình. 5 (a). Trong chương trình của chúng tôi, chúng tôi giới thiệu các tế bào sao và
thiên vị tế bào chỉ được xác định bằng hiệu điện thế ngưỡng của họ. Như
thể hiện trong hình. 5 (a), pMOS kẹp bóng bán dẫn, P1 và P2, được
thực hiện thay vì các transistor nMOS diode kết nối
trong sơ đồ diode kẹp thông thường, và thiết bị đầu cuối cửa của họ
được kiểm soát bởi các máy phát điện thiên vị. Trong các máy phát thiên vị,
các tế bào sao cho cả pMOS tải và người lái xe nMOS được
thực hiện. PMOS transistor P1 và P2 được thực hiện
để hủy bỏ ra sự thay đổi điện áp trong pMOS kẹp transistor
P1 và P2, tương ứng. Các điện trở gồm polysilicon
dây mà không cần lớp silicide đầu có trở kháng cao để hạn chế
hiện tại và tiêu thụ hiện nay là 1 A theo các
điều kiện rò rỉ tồi tệ nhất. Trong chế độ ngủ, mức VSSC
được điều khiển bởi các bóng bán dẫn kẹp, P1 và P2, và xu hướng
phát điện. Các tế bào sao trong máy phát thiên vị là giống hệt nhau
để các bóng bán dẫn tế bào trong mảng bộ nhớ trong bố trí và họ
chiều. Do đó, các ngưỡng điện áp của các bản sao
tế bào tái tạo của các bóng bán dẫn di động. Để giải thích