READ HITWhen a read hit occurs on a

READ HITWhen a read hit occurs on a line currently in the local cache, the
processor simply reads the required item. There is no state change: The state
remains modified, shared, or exclusive.
WRITE MISSWhen a write miss occurs in the local cache, the processor initiates a
memory read to read the line of main memory containing the missing address. For
this purpose, the processor issues a signal on the bus that means read-with-intentto-modify(RWITM). When the line is loaded, it is immediately marked modified.
With respect to other caches, two possible scenarios precede the loading of the line
of data.

Kết quả (Việt) 2:

ĐỌC HITWhen đọc hit xảy ra trên một dòng hiện trong bộ nhớ cache của địa phương, các
bộ vi xử lý chỉ cần đọc các mục yêu cầu. Không có thay đổi trạng thái: Các tiểu bang
vẫn còn sửa đổi, chia sẻ, hoặc độc quyền.
VIẾT MISSWhen một ghi nhớ xảy ra trong bộ nhớ cache của địa phương, bộ vi xử lý khởi tạo một
bộ nhớ đọc để đọc những dòng của bộ nhớ chính có chứa các địa chỉ bị mất tích. Đối với
mục đích này, bộ xử lý các vấn đề một tín hiệu trên xe buýt đó có nghĩa là đọc-với-intentto-sửa đổi (RWITM). Khi dòng được nạp, nó sẽ ngay lập tức được đánh dấu sửa đổi.
liên quan đến lưu trữ khác với hai kịch bản có thể đứng trước tải của dòng
dữ liệu.