7.1 SynchronizationAll masters gene

7.1 Synchronization
All masters generate their own clock on the SCL line to transfer messages on the I2C-bus. Data is only valid during the HIGH period of the clock. A defined clock is therefore needed for the bit-by-bit arbitration procedure to take place. Clock synchronization is performed using the wired-AND connection of I2C interfaces to the SCL line. This means that a HIGH to LOW transition on the SCL line will cause the devices concerned to start counting off their LOW period and, once a device clock has gone LOW, it will hold the SCL line in that state until the clock HIGH state is reached (Figure 9). However, the LOW to HIGH transition of this clock may not change the state of the SCL line if another clock is still within its LOW period. The SCL line will therefore be held LOW by the device with the longest LOW period. Devices with shorter LOW periods enter a HIGH wait-state during this time.
When all devices concerned have counted off their LOW period, the clock line will be released and go HIGH. There will then be no difference between the device clocks and the state of the SCL line, and all the devices will start counting their HIGH periods. The first device to complete its HIGH period will again pull the SCL line LOW.
In this way, a synchronized SCL clock is generated with its LOW period determined by the device with the longest clock LOW period, and its HIGH period determined by the one with the shortest clock HIGH period

Kết quả (Việt) 1:

7.1 đồng bộ hóaThạc sĩ tất cả tạo ra đồng hồ của mình trên dòng SCL để chuyển các tin nhắn trên I2C xe buýt. Dữ liệu chỉ có hiệu lực trong thời gian CAO đồng hồ. Một chiếc đồng hồ được xác định do đó là cần thiết cho các thủ tục trọng tài chút bởi bit để diễn ra. Đồng bộ hóa đồng hồ được thực hiện bằng cách sử dụng các dây- VÀ kết nối của I2C giao diện dòng SCL. Điều này có nghĩa rằng một CAO thấp chuyển trên dòng SCL sẽ gây ra các thiết bị có liên quan để bắt đầu đếm hết giai đoạn THẤP của họ, và sau khi một đồng hồ thiết bị đã đi THẤP, nó sẽ giữ dòng SCL trong đó nhà nước cho đến khi đồng hồ CAO nhà nước đạt được (hình 9). Tuy nhiên, THẤP CAO quá trình chuyển đổi của đồng hồ này không thể thay đổi trạng thái của dòng SCL nếu một đồng hồ là vẫn còn trong giai đoạn THẤP của nó. Dòng SCL sẽ do đó được tổ chức THẤP bởi thiết bị THẤP giai đoạn dài nhất. Thiết bị có ngắn hơn thời gian THẤP nhập CAO chờ đợi, nhà nước trong thời gian này.Khi tất cả các thiết bị có liên quan có tính ra giai đoạn THẤP của họ, các dòng đồng hồ sẽ phát hành và đi CAO. Không thì sẽ có không có khác nhau giữa các đồng hồ của thiết bị và tình trạng của dòng SCL, và tất cả các thiết bị này sẽ bắt đầu đếm thời gian CAO của họ. Thiết bị đầu tiên để hoàn thành thời gian CAO của nó một lần nữa sẽ kéo dòng SCL THẤP.Bằng cách này, một chiếc đồng hồ được đồng bộ hoá SCL được tạo ra với thời gian THẤP của nó được xác định bởi các thiết bị với đồng hồ THẤP giai đoạn dài nhất và thời gian CAO của nó được xác định bởi một trong ngắn nhất đồng hồ CAO kỳ

Kết quả (Việt) 2:

7.1 Đồng bộ hóa
tất cả các bậc thầy tạo đồng hồ của riêng họ trên dòng SCL truyền thông tin trên I2C bus. Dữ liệu chỉ có hiệu lực trong thời gian CAO của đồng hồ. Do đó, một đồng hồ được xác định là cần thiết cho các thủ tục trọng tài bit-by-bit sẽ diễn ra. Đồng bộ hóa đồng hồ được thực hiện bằng cách sử dụng có dây và kết nối của giao diện I2C để dòng SCL. Điều này có nghĩa rằng một cao để chuyển THẤP trên dòng SCL sẽ gây ra các thiết bị liên quan để bắt đầu đếm thời hạn đổi LOW của họ, và một khi một đồng hồ điện thoại đã đi LOW, nó sẽ giữ nguyên mức SCL trong trạng thái đó cho đến khi đồng hồ CAO nhà nước đạt (Hình 9). Tuy nhiên, các LOW để chuyển CAO của đồng hồ này có thể không thay đổi trạng thái của dòng SCL nếu đồng hồ khác vẫn còn trong thời hạn LOW của nó. Dòng SCL do đó sẽ được tổ chức LOW bởi các thiết bị với thời gian dài nhất LOW. Thiết bị với thời gian ngắn hơn LOW nhập một chờ đợi nhà nước cao trong thời gian này.
Khi tất cả các thiết bị liên quan đã tính ra thời gian LOW của họ, các dòng đồng hồ sẽ được phát hành và đi CAO. Sau đó sẽ không có sự khác biệt giữa các đồng hồ thiết bị và nhà nước của các dòng SCL, và tất cả các thiết bị sẽ bắt đầu đếm thời gian CAO của họ. Các thiết bị đầu tiên để hoàn thành giai đoạn cao của nó một lần nữa sẽ kéo dòng LOW SCL.
Bằng cách này, một đồng hồ SCL đồng bộ được tạo ra với thời gian của nó LOW xác định bởi các thiết bị với đồng hồ dài nhất thời LOW, và khoảng thời gian cao của nó được xác định bởi một với đồng hồ ngắn thời gian CAO