The exact sequence of events during

The exact sequence of events during an instruction cycle depends on the design
of the processor. We can, however, indicate in general terms what must happen.
Let us assume that a processor that employs a memory address register (MAR),
a memory buffer register (MBR), a program counter (PC), and an instruction
register (IR).
During the fetch cycle, an instruction is read from memory. Figure 12.6 shows
the flow of data during this cycle. The PC contains the address of the next instruction
to be fetched.
This address is moved to the MAR and placed on the address bus.

Kết quả (Việt) 1:

Chuỗi sự kiện trong một chu trình hướng dẫn, chính xác phụ thuộc vào việc thiết kếbộ xử lý. Chúng tôi có thể, Tuy nhiên, cho thấy nói chung điều khoản những gì phải xảy ra.Hãy để chúng tôi giả định rằng một bộ xử lý sử dụng địa chỉ bộ nhớ đăng ký (MAR),đăng ký một bộ nhớ đệm (MBR), một chương trình truy cập (PC) và một hướng dẫnđăng ký (IR).Trong chu kỳ lấy, một hướng dẫn được đọc từ bộ nhớ. Cho thấy con số 12.6dòng chảy của các dữ liệu trong suốt chu kỳ này. Các máy tính có chứa địa chỉ của các hướng dẫn tiếp theođể được tải về.Địa chỉ này là di chuyển đến MAR và được đặt trên xe bus địa chỉ.

Kết quả (Việt) 2:

Trình tự chính xác của các sự kiện trong một chu kỳ lệnh phụ thuộc vào thiết kế
của bộ xử lý. Chúng tôi có thể, tuy nhiên, chỉ ra một cách chung chung những gì phải xảy ra.
Chúng ta giả sử rằng một bộ xử lý mà sử dụng một thanh ghi địa chỉ bộ nhớ (MAR),
một thanh ghi bộ nhớ đệm (MBR), một bộ đếm chương trình (PC), và một hướng dẫn
đăng ký (IR ).
trong quá trình lấy chu kỳ, một lệnh được đọc từ bộ nhớ. Hình 12.6 cho thấy
dòng chảy của dữ liệu trong chu kỳ này. Các máy tính có chứa địa chỉ của lệnh kế tiếp
để được lấy.
Địa chỉ này được chuyển đến MAR và được đặt trên bus địa chỉ.