Because of the simplicity and regul

Because of the simplicity and regularity of a RISC instruction set, the design
of the phasing into three or four stages is easily accomplished. Figure 13.6d shows
the result with a four-stage pipeline. Up to four instructions at a time can be under
way, and the maximum potential speedup is a factor of 4. Note again the use of
NOOPs to account for data and branch delays.

Kết quả (Việt) 1:

Vì sự đơn giản và đều đặn một tập lệnh RISC, thiết kếcủa phasing thành ba hoặc bốn giai đoạn là dễ dàng thực hiện. Hình 13,6 d Hiển thịkết quả với một đường ống dẫn bốn giai đoạn. Lên đến bốn hướng dẫn tại một thời điểm có thể theocách, và tối đa tiềm năng speedup là một nhân tố của 4. Lưu ý việc sử dụng một lần nữaNOOPs vào tài khoản cho sự chậm trễ của dữ liệu và các chi nhánh.

Kết quả (Việt) 2:

Bởi vì sự đơn giản và tính quy luật của một tập lệnh RISC, các thiết kế
của phân kỳ thành ba hay bốn giai đoạn là dễ dàng thực hiện. Hình 13.6d cho thấy
kết quả với một đường ống dẫn bốn giai đoạn. Lên đến bốn lệnh tại một thời điểm có thể dưới
cách, và tăng tốc tối đa tiềm năng là một yếu tố của 4. Lưu ý nữa việc sử dụng
NOOPs chiếm dữ liệu và sự chậm trễ chi nhánh.