folIoved by lithography (Chapter 4)

folIoved by lithography (Chapter 4) or impurity doping (Chapters 6 and 7). Lithography is generaUy followed bv etchíng (Chapter 5), which in tum is oíten folloved by anotlier impurity (loping or nim formatìon. The fmal IC is made by sequentiallv tnmsíerring the pattems íroiu each niask. level by level, onto the suríace of the semiconductor vafer.
Aíter processinẹ. each wafer contains hundreds of identicaỉ rectangular clũps (or dice), typically betveen 1 and 20 mm on each side, as shovn in Figure 9.2«. The cliips are sep- aratcd by Síiwing or laser cutting: Figure 9.2/) shows a separated chip. Schematic top views of a bingle MOSFET and a single bipolar transistor are shovn in Figure 9.2r to give some perspective of the relative size of a component in an IC chip. Prior to chip separatìon. eacli chip is electrically tested (see Chapter 10). Deíective chips are usually marked vith

Kết quả (Việt) 1:

folIoved in thạch bản (chương 4) hoặc tạp chất doping (chương 6 và 7). In thạch bản là generaUy sau đó là bv etchíng (chương 5), mà trong tum là oíten folloved bởi tạp chất anotlier (loping hoặc nim formatìon. Fmal IC được thực hiện bởi sequentiallv tnmsíerring pattems íroiu mỗi niask. cấp bởi level, vào suríace bán dẫn vafer.
Aíter processinẹ. wafer mỗi chứa hàng trăm identicaỉ hình chữ nhật clũps (hoặc dice), thường betveen 1 và 20 mm trên mỗi bên, như là shovn trong hình 9.2 «. Các cliips là chín-aratcd bởi Síiwing hoặc laser cắt: hình 9.2 /) cho thấy một chip tách biệt nhau. Sơ đồ trên quan điểm của một bingle MOSFET và một bóng bán dẫn lưỡng cực duy nhất là shovn trong hình 9.2R để cung cấp cho một số quan điểm của kích thước tương đối của một thành phần trong cùng một phiến tinh IC. Trước khi chip separatìon. eacli chip điện được thử nghiệm (xem chương 10). Deíective chip thường được đánh dấu vith

Kết quả (Việt) 2:

Folio ved bởi in thạch bản (Chương 4) hoặc tạp chất doping (Chương 6 và 7). In thạch bản là generaUy sau bv khắc (Chương 5), mà trong tum là oíten follo ved bởi anotlier tạp chất (loping hoặc hình nim. Các fmal IC được thực hiện bởi sequentiallv tnmsíerring các pattems íroiu mỗi niask cấp. Theo trình độ, vào suríace của chất bán dẫn vafer.
Aíter processinẹ. mỗi wafer chứa hàng trăm identicaỉ clũps hình chữ nhật (hoặc xúc xắc), thường đặt cược Veen 1 và 20 mm mỗi bên, như sho vn trong hình 9.2 «. Các cliips là tháng chín-aratcd bởi Síiwing hoặc cắt laser: Hình 9.2 /) cho thấy một chip riêng biệt. Quan điểm trên sơ đồ mạch của một MOSFET Bingle và một bóng bán dẫn lưỡng cực duy nhất là sho vn trong hình 9.2r đưa ra một số quan điểm của kích thước tương đối của một thành phần trong một chip IC. Trước khi con chip tách. Chip eacli được thử nghiệm điện (xem Chương 10). Chip Deíective thường được đánh dấu VI