he I2C bus supports multiple master

he I2C bus supports multiple masters. If two or more masters try to issue a START
command on the bus at the same time, both clock synchronization and arbitration will
occur. Clock synchronization is procedure that will make the low period equal to the
longest clock low period and the high is equal to the shortest one among the masters.
Figure 7.29 illustrates clock synchronization, where the top set of traces is generated by
the first master, and the second set of traces is generated by the second master. Since the
outputs are open drain, the actual signals will be the wired-AND of the two outputs. Each
master repeats these steps when it generates a clock pulse. It is during step 3) that the
faster device will wait for the slower device

Kết quả (Việt) 2:

ông I2C bus hỗ trợ nhiều thạc sĩ. Nếu hai hoặc nhiều bậc thầy cố gắng phát hành một BẮT ĐẦU
lệnh trên xe buýt cùng một lúc, cả hai đồng bộ hóa đồng hồ và trọng tài sẽ
xảy ra. Đồng bộ hóa đồng hồ là thủ tục mà sẽ làm cho giai đoạn thấp bằng với
đồng hồ thời gian thấp nhất và cao bằng với một ngắn nhất trong số các bậc thầy.
Hình 7.29 minh họa đồng bộ hóa đồng hồ, nơi tập đầu của dấu vết được tạo ra bởi
các chủ đầu tiên, và tập thứ hai của dấu vết được tạo ra bởi các chủ thứ hai. Kể từ khi
đầu ra là mở cống, các tín hiệu thực tế sẽ là dây-AND của hai kết quả đầu ra. Mỗi
thầy lặp đi lặp lại các bước này khi nó tạo ra một xung đồng hồ. Đó là trong bước 3) mà các
thiết bị nhanh hơn sẽ chờ đợi cho thiết bị chậm